Embedded Systems Development II - Vogel Business Media

21.10.2015 - von Optionen, um funktionale Sicherheit ...... und die binären Pseudorandom-Sequenzen ...... binäre Ansätze hinausgehen, um mehrere.
12MB Größe 10 Downloads 2106 Ansichten
SONDERHEFT EMBEDDED SYSTEMS DEVELOPMENT II

Wissen. Impulse. Kontakte.

Oktober 2015

www.elektronikpraxis.de

Schneller und effizienter zum Embedded-MCU-System Mit einem einheitlichen, vollintegrierten Hardware-Software-Toolset-Paket bietet die Renesas Synergy Plattform neue Möglichkeiten für die Embedded-Entwicklung.

Datenerhaltung in Solid-State-Drives

Debugger für Test und Integration

Gleitkommaberechnungen verstehen

SSDs in Embedded-Systemen sind zuverlässig – vorausgesetzt, die Stromzufuhr ist stabil. Seite 20

Die immensen Datenmengen heutiger EmbeddedSysteme erfordern neue Debugger. Seite 22

Wie sich die FLOPS-Werte von DSP-, GPU- und FPGAArchitekturen vergleichen lassen. Seite 28

LOSER KOSTEN NGEN STELLU FÜR BE ER 65 €! ÜB

D VERSAN .DE DIGIKEY

EDITORIAL Intelligent Solutions

Schöne vernetzte Welt im Internet der Dinge

D

as Internet der Dinge, also die Vernetzung bisher meist autonomer Objekte, die jetzt untereinander und mit dem Nutzer via Internet kommunizieren, war das Trendthema der IFA 2015. Dazu zählen etwa Multiroom-Systeme, die Musik via Smartphone in jeden Raum der Wohnung transportieren oder Smart Glasses, die Informationen aus dem Internet ins Sichtfeld des Nutzers projizieren. Bosch, Miele, Philips & Co. werkeln an den Produkten des Smart Home: Waschmaschine und Herd, die via Smartphone melden, sobald sie fertig sind, Licht-Designs, die sich bequem vom Sofa aus gestalten lassen und die Heizungsanlage, aus der Ferne gesteuert per Tablet. „Bis 2020 werden die Deutschen rund 100 Millionen vernetzte Endgeräte nutzen – Smartphone und Tablets nicht mitgerechnet“, sagt Klaus Böhm, Media Director bei Deloitte in der Bitcom-Studie „Das Internet der Dinge verändert die Unterhaltungselektronik“ – und nicht nur diese. Doch Smartphones, Beleuchtungen, Haushaltsgeräte, etc. sind nicht per se „intelligent“. Hierfür sind EmbeddedSysteme und nicht zuletzt menschliches Knowhow erforderlich. Mehr dazu sowie etliche weitere interessante Themen bie-

„Bis 2020 werden die Deutschen rund 100 Millionen vernetzte Endgeräte nutzen, Smartphones und Tablets nicht mitgezählt.“

14 nm Technologie jetzt verfügar

Neueste 14 nm Prozessoren von Intel®

NEU

• Intel® Core™ Prozessoren der 5. Generation • Kostengünstige Intel® Celeron® / Pentium® SOCs

Margit Kuther, Redakteurin [email protected]

• Mehr Rechenleistung – weniger Verlustleistung • Langzeitverfügbarkeit

tet dieses Sonderheft Embedded Systems Development: Etwa „IoT-Anwendungen rasch entwickeln“ (S. 16), „Intelligente Intensivbeatmung dank leistungsstarkem Prozessormodul“ (S. 20) und „Vernetzte Audiosysteme“ (S. 34). Übrigens, ich freue mich auf die Neuerungen, die das Internet der Dinge mit sich bringt. Sie werden unseren Alltag in den nächsten zehn Jahren komplett umkrempeln, davon bin ich überzeugt. Nein, ich trage keine rosarote Brille. Auch ich sehe die Nachteile: Diskussionen um das „Roboter-Recht“, vernetzte Autos und Fitness-Tracker in Kleidungsstücken, die Fehlverhalten gleich bei den jeweiligen Versicherungen petzen, etc. . Natürlich droht die Gefahr des gläsernen Bürgers, aber inwieweit ich zum unmündigen Bürger werde, entscheide auch in zehn Jahren immer noch ich selbst …

1

2

1) C6B-8SB • Intel® Core™ i7-5700EQ oder i7-5850EQ • Weitere Prozessoren demnächst • Intel® HD Graphics GT2 bzw. GT3e • 3x DisplayPort/HDMI/DVI • eDP, LVDS und CRT • 3 unabhängige Displays, bis zu 4k x 2k • COM Express™ Basic (125 x 95 mm) 2) C6C-BW • Intel® Pentium® N3700

Herzlichst, Ihre

• Intel® Celeron® N3150, N3050 oder N3000 • Intel® Gen. 8 HD Graphics • DisplayPort/HDMI/DVI/LVDS/eDP • 3 unabhängige Displays, bis zu 4k x 2k • COM Express™ Compact (95 x 95 mm)

MSC Technologies GmbH ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

3

+49 7249 910-0 • [email protected] www.msc-technologies.eu

INHALT EMBEDDED COMPUTING

Schneller und effizienter zum Embedded-MCUSystem Wie müssen MCU-gestützte Lösungen für den Markt des Internets der Dinge konfiguriert sein? Angesichts der vielen Anwendungen von Fabrikautomatisierung bis hin zum intelligenten Heim erscheinen die Möglichkeiten unendlich. Zur Lösung dieser Frage analysierten Ingenieure bei Renesas die Herausforderungen. Dabei kam heraus: Das Profil des Mikrocontroller-Kunden hat sich verändert. Um die Entwicklung von MCU-Anwendungen zu beschleunigen, muss ein brandneuer Ansatz her.

11 SCHWERPUNKTE Embedded Computing TITELTHEMA

11

14

16

18

Schneller zum Embedded-MCU-System

Mit einer vollintegrierten Lösung, basierend auf einem Hardware-Software-Toolset-Paket, bietet die Renesas Synergy Plattform neue Möglichkeiten für die EmbeddedEntwicklung.

Mit COM-Express IoT-Anwendungen entwickeln

Kundenspezifische Embedded-Systeme für IoT-Anwendungen lassen sich in kurzer Zeit nur durch vordefinierte Building Blocks realisieren. MSCs neue Modulfamilien mit skalierbarer Leistung helfen dabei.

In 5 Schritten zur Embedded-Design-Software

Die immensen Datenmengen heutiger Embedded Software erfordern neue Debugger, die umfangreiche Testmöglichkeiten auf Systemebene bis hin zur automatischen Generierung von Reports bieten.

24 Anwendung von FPGA-basierten Prototypensystemen Entwicklung von Embedded Software und Software/Hardware-Integration kann bei der Systementwicklung nie früh genug beginnen. Die richtige Herangehensweise kann den Prozess enorm beschleunigen.

26 Hot-Test eingebetteter Systeme mittels Zynq SoC

Dieser Beitrag gibt eine kurz gefasste Anleitung zur Vereinfachung des thermischen Testens eines optischen HighSpeed-Transceiver-Moduls durch Einsatz des Zynq SoC und von Xilinx IP-Kernen.

Wer Embedded-Software entwickelt, steht vor einer komplexen Aufgabe. Folgende Tipps helfen, eine nutzerorientierte Software in kürzester Zeit zu erstellen.

28 Gleitkomma-Berechnungen besser verstehen

Intelligente Intensivbeatmung dank Prozessormodul

30 Wie System-on-Modules Mobilität in das IoT bringen

Der Medizinspezialist imtmedical hatte die Vision eines neuartigen Beatmungsgeräts. Realisiert wurde dieses Projekt mit COM-Express-Modulen von Kontron.

20 Datenerhaltung in SSDs trotz Stromausfall

Schockresistenz, geringer Stromverbrauch und schnelle Zugriffszeiten: SSDs eignen sich perfekt für EmbeddedAnwendungen. Ohne stabile und sichere Stromzufuhr ist ihre Zuverlässigkeit aber stark eingeschränkt.

4

22 Debugger als Basiswerkzeug für Integration und Test

Wie lässt sich die Performance von DSP-, GPU- und FPGAArchitekturen auf Basis ihrer FLOPS-Werte vergleichen?

Kunden fordern immer häufiger Lösungen für mobile Anwendungen. Ein Grund für Denx auf die System-onModules von Technexion zurückzugreifen.

32 Vernetzte Audiosysteme mit Multicore-Prozessoren

Der Anspruch an Systeme, Datensignale über große Entfernungen zu übertragen und zu verarbeiten hat heutzutage massiv zugenommen. Der ADSP-SC58x bietet hierfür eine leistungsstarke Einchip-Lösung.

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

Erste vollständig integrierte MCU-Softwareplattform Accelerate. Innovate. Differentiate.

14

COM-Express IoT-Anwendungen entwickeln

16

In 5 Schritten zur Embedded-Design-Software

18

Intensivbeatmung dank Prozessormodul

58

USB muss sich hohen Anforderungen stellen

36 Sicherheit durch Hypervisor und Virtualisierung

Das Internet der Dinge erfordert die Vernetzung verschiedenster Komponenten und Systeme. Es gilt, diese vor externen Hacker-Angriffen als auch voneinander zu schützen.

56 Sicherheit in hypervernetzten Systementwicklungen Designs, die für das IoT bestimmt sind, müssen mit geringer Leistungsaufnahme auskommen und vor Cloning, Manipulationsversuchen oder Reverse Engineering geschützt sein. Hier helfen FPGAs.

58 USB muss sich hohen Anforderungen stellen

Verbraucher werden mobiler und das IoT braucht kleine, überall einsatzfähige Geräte, die äußerst stromsparend sein müssen. Neue Lösungen fordern also USB heraus.

62 Einfache Programmierung einer Smart-MCU

Tests und Integration von Software-IPs aus Händen von Drittanbietern wird immer komplexer und zeitaufwändiger. Wie können Anforderungen an Mikrocontroller schon frühzeitig genauer spezifiziert werden?

66 Mit Gratis-Tools Schalttafeln und mehr erstellen

Wie erleichtert man Ingenieuren die Arbeit, fragte sich RS Components. Entstanden sind die kostenfreien Tools Designspark PCB, Designspark Mechanical und, brandaktuell, Designspark Electrical.

RUBRIKEN 3

Editorial

6

Elektronikspiegel

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

Eine neue Ära für Embedded-Anwendungen:

Starten Sie Ihre Produktentwicklung auf API-Ebene!

Hochgradig skalierbare Kombination aus HW- & SW-Plattform

Fokussieren Sie Ihre Ressourcen auf Produktinnovationen Verkürzen Sie Ihre Markteinführungszeiten

Reduzieren Sie Ihre Gesamtkosten Mit Renesas alles aus einer Hand: Qualifizierung, Service & Support! www.renesassynergy.eu

ELEKTRONIKSPIEGEL // INTERNET DER DINGE

Technische Trends, die unseren Alltag verändern können Zündende Ideen reifen nicht nur in den Unternehmen. Auch kreative Hobbyisten können wichtige Impulse für Entwicklungen im Elektronik- und IT-Bereich geben.

I

Bild: Dragan Knezevic/element14

nnovative Lösungen entstehen nur, wenn kreative Köpfe zum Nachdenken bewegt werden. Deswegen veranstaltet element14 regelmäßig Design Challenges innerhalb seiner weltweiten Online-Community. Allein in 2014 fanden sieben Design Challenges mit insgesamt 120 Teilnehmern statt, die durch die Dokumentation ihrer Projekte fast 2000 Beiträge in der Community veröffentlicht haben. Vor allem in Deutschland herrschen drei Bereiche vor, in denen sich der größte Teil der Befragten eine Verbesserung durch neue Technologien verspricht. Neben einer Vereinfachung des täglichen Lebens sind vor allem Nachhaltigkeit und Verbesserungen im Gesundheitswesen gefragt.

Den Alltag vereinfachen und gesünder leben Wie das Internet der Dinge unseren Alltag vereinfachen kann, war Kern der „Forget me not“-Design Challenge. Die Projektteilnehmer hatten eine Lösung zu erstellen, die es dem Anwender ermöglicht, in Urlaub zu fahren, ohne sich Gedanken rund ums Haus machen zu müssen. Ein Teilnehmer reichte beispielsweise eine Idee zu einer Anlage ein, die über verschiedene Sensoren und eine Kamera in der Lage ist, die Haustiere des Urlaubers automatisch zu füttern, wenn der Napf geleert wurde. Durch die Drahtlos-Verbindung des Apparats und der Kamera mit dem Internet kann der Besitzer außerdem jederzeit aktuelle Daten und Bilder abrufen und so sicherstellen, dass es dem Tier gut geht. Ein zweites Projekt informiert den Verreisten via Monitoring-System nicht nur, ob die Haustiere ausreichend Futter haben. Via Smartphone lässt sich auch die Bodenfeuchtigkeit der Zimmerpflanzen kontrollieren und ob die Haustür verschlossen ist. In der Kategorie „In the Air“ geht es um die Verbesserung der medizinischen Versorgung. Eines der Projekte hilft Menschen, die unter Heuschupfen leiden. Via MonitoringSystem erhalten Betroffene aktuelle Werte über die Feuchtigkeit und Pollenkonzentration in der Luft. Das System sammelt die

6

Eine große Hilfe für Allergiker: Das Cloud-basierte Monitoring-System von Dragan Knezevic registriert die Konzentration an Pollen in der Luft.

Daten über Sensoren und gibt sie via Internet in Echtzeit weiter, sodass der Nutzer über sein Smartphone, Tablet oder PC immer über die aktuelle Luftqualität informiert ist. Ein weiteres Projekt basiert auf zahlreichen Sensoren. Spezielle Module, befestigt an Armen und Füßen, sammeln permanent Daten über die Körpertemperatur, Herzfrequenz, Dehydrierung und geben in Echtzeit sogar Auskunft über den Sauerstoffgehalt im Blut.

Moderne Technik für einen nachhaltigen Lebensstil Nachhaltigkeit ist ein Thema, das vor allem den Deutschen am Herzen liegt. Bei der „Energy Harvesting“-Design Challenge war das Ziel, bestehende Geräte so zu verändern, dass sie künftig ohne Batterien funktionieren. Das Gewinnerprojekt ist ein CO-Detektor, der komplett ohne externe Stromzufuhr funktioniert. Nützlich im Haushalt ist „Henrietta“, aus der Kategorie „Smarter Life“. „Henrietta“ ist ein multifunktioneller Thermostat, der neben der Innentemperatur auch

Werte wie Luftfeuchtigkeit misst und sich über das Internet steuern lässt. Und der Sieger der Kategorie „In the Air“ verbessert die persönliche CO2-Bilanz: Ein verzweigtes Netzwerk aus verschiedenen Sensoren in Auto und Wohnhaus hilft dem Anwender zu erkennen, wo er Treibhausgase einsparen kann und sendet die Informationen via App auf Smartphone oder Tablet. Jede Design Challenge gibt verschiedenen interessanten, kreativen und teils verblüffenden Ideen die Chance, Wirklichkeit zu werden. Und auch wenn es sich um einen Wettbewerb handelt, ist der Umgang der Teilnehmer untereinander von gegenseitiger Unterstützung und Hilfe geprägt. Alle Beteiligten haben vor allem ein Interesse daran, dass möglichst alle Projekte zu einem erfolgreichen Abschluss kommen. So profitieren nicht nur die Hobbyisten, sondern letztendlich auch die Verbraucher. // MK Farnell element14 +49(0)89 613030

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

ELEKTRONIKSPIEGEL // NEWS & PERSONALIEN

SPEICHERTECHNIK

Bild: Intel

Intel und Micron präsentieren 3D XPoint als Alternative zu NAND-Flash

3D XPoint Speicherchips: Die Speichertechnologie von Intel und Micron verspricht das 1.000-fache der Geschwindigkeit von NAND-Flash.

3D XPoint (gesprochen Crosspoint) soll die Nachfgolge zu Nachfolge zu existierenden Speicherlösungen wie DDR und NAND-Flash antreten. Die von Intel und Micron gemeinsam entwickelte Technologie verspricht höhere Packungsdichte als klassisches DRAM sowie bessere Geschwindigkeit und Speichererhaltung bei mehrmaligen Überschreiben als bei NAND-Flash. 3D XPoint verwendet eine räumliche Gitterstruktur, an deren Kreuzungspunkten Informationsspeicher sitzen. Die Spei-

cherchips sind non-volatil angelegt und sollen ohne Transistoren auskommen. Intel verspricht, somit acht- bis zehnmal so viele Bit pro cm² unterzubringen wie bei aktuellen DRAM-Chips. Zudem soll 3D XPoint bis zu 1000-mal schneller arbeiten können als NAND-Flash, als NVMe-Speichermedium via PCI Express noch 100-mal schneller als aktuelle NVMe-SSDs. Laut Angaben von Intel lassen sich die einzelnen Zellen bis zu 1000mal häufiger überschreiben als aktuelle NAND-Flash-Zellen. Mit

einer guten Balance aus Kosten, Stromverbrauch und Leistung empfiehlt sich die Speichertechnologie so besonders für Big Data oder Service Provider. Intel und Micron wollen noch in diesem Jahr erste 128-GBitChips mit zwei Funktionslagen als Muster ausliefern. Zukünftige 3D-XPoint-Speicher sollen mehr Schichten umfassen. Intel und Micron entwickeln zudem individuelle Speichermedien auf Basis der Technologie. // SG Intel

ARMV8-ARCHITEKTUR

Um wachsender Komplexität heterogener Architekturen für Embedded-Systeme entgegenzukommen, bietet das Embedded Sourcery CodeBench Lite Toolset von Mentor Graphics nun Embedded-Linux-Werkzeuge für Systeme auf Basis von 64-BitARM-Prozessoren mit ARMv8Kern. AMD und Mentor Graphics haben bereits im Jahr 2014 vereinbart, ein Embedded-SoftwareÖkosystem aufzubauen, das Entwicklern Zugriff auf leistungsfähige Open-Source-Embedded-C/C++-Tools bietet, mit denen sie Embedded-Software für komplexe heterogene Architekturen realisieren können, die auf den 64-Bit-ARM-Prozessoren von AMD basieren. Die Prozessoren eignen sich für die nächste Generation von eingebetteten Rechenzentrumsanwendungen, Kommunikations- und Netzwerkinfrastrukturen sowie industriellen Lösungen. „Die Ausweitung unserer Partnerschaft mit einem der größten unabhängigen Embedded-Linux- und Tool-Anbieter ist ein wichtiger nächster Schritt, da wir unsere Investitionen in den Embedded-Markt fortführen“, kommentiert Scott Aylor, CorporateVice-President und General-

8

Bild: Mentor Graphics

Beschleunigte Entwicklung von Embedded-Linux-Systemen

Sourcery Analyzer: Das in die Sourcery CodeBench integrierte Tool hilft, Performanceprobleme in Embedded-Systemen schnell zu erkennen und zu beheben.

Manager, AMD Embedded Solutions. „Wir bieten der Gemeinde der Embedded-Entwickler eine Wahlmöglichkeit und dieses Abkommen mit Mentor Graphics liefert ihnen die Open-SourceTools, um ihre Entwicklungen anzupassen und zu erweitern.“ Die Sourcery-CodeBench-Professional-Lösung optimiert Qualität und Produktivität der Embedded-Entwicklung. Dies ist für moderne Server-Anwendungen, die auf 64-Bit-ARM-Prozessoren basieren und unter Linux laufen entscheidend. Embedded-Entwickler erhalten damit Syste-

meinblick in die Softwareausführung, Leistungsfähigkeit und das Debugging von Linux-basierten Embedded-Systemen. Sourcery CodeBench ermöglicht die Entwicklung von EmbeddedSystemen auf Mikrocontrollern und Mikroprozessoren für Echtzeitbetriebssysteme, Bare-Metal und Linux-Anwendungen. Das Sourcery-CodeBench-Tool und das integrierte Sourcery-Analyzer-Tool helfen Entwicklern, Funktions- und PerformanceProbleme in komplexen Embedded-Systemen schnell zu finden und zu beheben.

„Die Unterstützung des ARMv8-A-Embedded-Linux-Ökosystems durch AMD und Mentor Graphics wird die Entwicklungszyklen moderner Systeme verkürzen, Risiken minimieren und die Zuverlässigkeit der Produkte verbessern“, erklärt Charlene Marini, Vice-President Marketing, Embedded Segments, ARM. „Die Lösung von AMD stärkt das Ökosystem der Entwickler und vergrößert die Auswahl an ARMbasierten Highend-EmbeddedPlattformen für Datenspeicher, vernetzen Geräte und Host-Anwendungen.“ Als Teil des Abkommens zwischen AMD und Mentor Graphics haben Embedded-Linux-Entwickler freien Zugriff die Sourcery CodeBench Lite für 64 Bit ARM GNU/Linux, eine vollständige GNU-basierte C/C++Toolchain für die Entwicklung kundenspezifischer Linux-Plattformen, einem GNU-Debugger für Debugging von Linux-Anwendungen sowie spezielle Entwicklungsoptionen auf Basis von Windows- und Linux-Hosts. Weitere Informationen gibt es auf Mentor Graphics EmbeddedLinux-Seite für AMD-Support: go.mentor.com/AMD. // SG Mentor Graphics

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

Steuern und Regeln

mit höchster Präzision und Flexibilität

Kostensenkungen, Produktivitätssteigerungen und kürzere Entwicklungszeiten sind nur einige der Herausforderungen, denen sich Ingenieure aktuell stellen müssen. Das Konzept des Graphical System Design verbindet produktive Software und rekonfigurierbare I/O-Hardware (RIO), damit Sie diese Anforderungen erfüllen können. Diese Standardplattform kann für jede Steuer-, Regel- und Überwachungsanwendung benutzerdefiniert angepasst werden, um komplexe industrielle Systeme schneller zu erstellen.

» ni.com/industrial-control-platform

© 2015 | National Instruments, NI, ni.com, NI CompactDAQ und LabVIEW sind Marken der National Instruments Corporation.

Die grafische Entwicklungssumgebung NI LabVIEW bietet herausragende Flexibilität dank FPGAProgrammierung und ermöglicht es Ihnen, intuitiv zu programmieren.

EMBEDDED COMPUTING // MIKROCONTROLLER

TITELSTORY Wie müssen MCU-gestützte Lösungen für den Markt des Internets der Dinge (IoT – Internet-of-Things) konfiguriert sein? Angesichts der vielen Anwendungen von Fabrikautomatisierung bis hin zum intelligenten Heim erscheinen die Möglichkeiten unendlich. Zur Lösung dieser Frage analysierten die Ingenieure bei Renesas die spezifischen Herausforderungen. Dabei kam heraus: Das Profil des herkömmlichen MikrocontrollerKunden hat sich verändert. Um die Entwicklung von MCU-Anwendungen zu beschleunigen, muss ein brandneuer Ansatz her – einer, der Hardware, Software, Tools und Third-PartyAnwendungen miteinander schon an der Basis vereint.

10

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

EMBEDDED COMPUTING // MIKROCONTROLLER

Schneller und effizienter zum Embedded-MCU-System Mit einer vollintegrierten Lösung, basierend auf einem HardwareSoftware-Toolset-Paket, bietet die Renesas Synergy Plattform neue Möglichkeiten für die Embedded-Entwicklung. GRAEME CLARK *

W

er als Entwickler als erstes sein Produkt auf den Markt bringt, hat einen wichtigen Vorsprung. Jede Lösung, die die Entwicklungszeit verkürzt, ermöglicht deutliche Wettbewerbsvorteile. Der klassische Designzyklus gestaltet sich dabei oft wie folgt: Ein Kunde wählt für ein Embedded-MCU-System einen Mikrocontroller. Sein Entwicklungsteam möchte eine bestimmte Anforderung implementieren und sich damit häufig wieder an den Mikrocontrollerhersteller. Nach Festlegung der Hardware wandert die Lösung in die Hände eines Software-Teams für die Entwicklung der Applikation. Im Allgemeinen bestimmten also Hardwareentwickler die Auswahl des geeignetsten Mikrocontrollers. Mit dem IoT-Markt muss sich die Rollenverteilung aber ändern: Bei der Definition der endgültigen Lösung spielen Softwareentwickler heute eine immer wichtigere Rolle. Dies gilt auch für die Frage, welcher Mikrocontrollertyp am besten zu den Systemanforderungen passt. Wie kann man diesen neuen Anforderungen nun am Besten nachkommen? Welche zentralen Aspekte motivieren Kunden, und wie beeinflussen deren Prioritäten

* Graeme Clark ... ist Manager MCU/MPU Solution Marketing bei Renesas Electronics Europe.

die MCU-Auswahl? Zweifellos muss jede für den sehr großen IoT-Markt bestimmte Lösung die zunehmende Bedeutung des Softwareingenieurs berücksichtigen. Zugleich verstärken auch andere Trends den Druck auf die Entwicklerteams. Immer mehr Unternehmen verlagern Entwicklungsfunktionen teilweise auf externe Dienstleister. Eine zunehmende Anzahl an Firmen stellt zudem fest, dass sie neue Technologien nicht mehr so wie früher entwickeln können. Man ist eher bereit, von hausinterner Entwicklung auf die Nutzung externer Ressourcen und handelsüblicher Komponenten und Software umzusteigen. Es ist zeitraubend und kostspielig, Standard-MCUs zu nutzen, anschließend nach Stacks, einem Echtzeitbetriebssystem, Middleware und Softwarebibliotheken von zahlreichen Softwareanbietern zu suchen, diese zu lizenzieren, zu integrieren, zu testen und letztendlich noch zu warten. Was, wenn man alles aus einer Hand vom MCU-Chiphersteller beziehen könnte?

MCU-Lieferanten können den Entwicklungszyklus verkürzen Um Software von einem Halbleiterhersteller zu beziehen, benötigen Entwickler Rückversicherungen. Wie lange wird der Lieferant die Software liefern und unterstützen? Verpflichtet er sich langfristig zu deren Wartung, Aktualisierung und Unterstützung? Entwickler setzen hohe Qualität meist auch mit Langlebigkeit gleich. Könnte eine Rückversicherung für den Systementwickler darin beste-

hen, dass der Halbleiterhersteller bereit wäre, seine Software als hochqualitatives, kommerzielles Produkt zu spezifizieren? Aus der Sicht des Entwicklers bietet der Bezug der Software direkt von einem MCULieferanten viele Vorteile. Groß aufgestellte Halbleiterhersteller haben die nötigen Ressourcen, um Entwicklung und Wartung einer Software über lange Zeiträume zu unterstützen. Besitzt dieser Lieferant eine breite Kundenbasis, wird die Software auch von vielen Kunden erprobt. Da der Hersteller selbst nur dann Geld verdient, wenn entwickelte Produkte auch in die Fertigung gehen, ist er genauso wie der Kunde an einer Beschleunigung des Entwicklungszyklus bis hin zum fertigen Endprodukt beim Kunden interessiert. Die Sicherung der Softwarequalität ist auch im Interesse des Halbleiterherstellers, weil der Erfolg seiner Software direkt damit verbunden ist, weiterhin seine MCUs verkaufen zu können. Was wäre also, wenn die Entwickler den klassischen Produktentwicklungszyklus neu erfinden und damit mehr von ihrer Zeit für die wirklich innovativen Aspekte ihrer Lösung verwenden könnten? Was, wenn MCULieferanten wie Renesas den Zeitbedarf verkürzen könnten, den Entwickler auf das grundlegende Kernsystem verwenden müssen, sodass sie stattdessen mehr Zeit für den Anwendungscode hätten? Wie könnte so ein neuer Entwicklungskreislauf aussehen? Im herkömmlichen Ablauf haben Entwickler laufend mit Updates und stets neuen

Bilde

r: Re

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

nesa s

11

EMBEDDED COMPUTING // MIKROCONTROLLER

Synergy-Mikroprozessorfamilie: Die Hand in Hand mit der SynergyPlattform eingeführte MCU-Reihe hält zum Launch bereits große Palette an verschiedenen Leistungsanforderungen bereit.

Roadmaps für Echtzeit-Betriebssysteme, Stacks und Tools zu kämpfen. Aber eine Plattform direkt vom MCU-Lieferanten, vor der auch die Software stammt, könnte zusätzlich auch die Integration neuer Updates übernehmen und so diesen Teil der Produktpflege für den Entwickler verkürzen. Wie wäre es, wenn der MCU-Lieferant diese Software als ein kommerzielles Paket zusammen mit APIs anbieten und unterstützen würde, so dass ein Entwickler seine eigenen Anwendungen einfach darauf aufsetzen kann? Diese Fragen führten zur Entwicklung der Renesas Synergy Plattform. Mit ihr bietet der MCU-Hersteller eine voll integrierte und für Embedded- wie IoT-Anwendungen optimierte Hard- und Softwarelösung. Die Plattform umfasst das Synergy Software Paket (SSP), eine Mikrocontroller-Familie, Tools, Kits und Lösungen sowie die sogenannte Galerie. Das Synergy Software Paket (SSP) gehört zum Lieferumfang jeder Synergy-MCU und enthält Softwarekomponenten für alle in Embedded-Anwendungen grundlegenden Kernsystem-Funktionen. Als Basis dient das Premium-RTOS ThreadX von Express Logic. Hinzu kommen weitere Middleware-Komponenten aus der X-Ware Suite des gleichen Herstellers. Diese Bestandteile sind mit bausteinspezifischen Softwarekomponenten wie

Device Treibern, Middleware, Bibliotheken und einem flexiblen Applikations-Framework zusammen mit einem API integriert. Das SSP verbindet RTOS, Middleware und Bibliotheken anhand der API über ein spezielles Framework mit Low-Level Peripheriefunktionen. So kann die Anwendung auf Peripherieelemente in Form von benutzerfreundlichen Funktionen zugreifen. Das Framework unterstützt die Details der RTOSIntegration. Über logisch definierte Werte können Treiber Hardwareregister abstrahieren. Dadurch lassen sich die API und deren Parameter konsistent für alle unterschiedlichen Produktreihen innerhalb der MCU-Familie nutzen. Dieser Ansatz erlaubt es dem Entwickler, Lösungen aufzubauen, ohne Zeit für detaillierte MCU-Hardwarespezifikationen, spezielle Registerdefinitionen oder ThreadX -Details aufwenden zu müssen. Es wird hierbei zwischen „qualifizierten“ und „verifizierten“ Add-Ons unterschieden. Die „qualifizierten“ Renesas Synergy Softwarekomponenten sind für die SynergyMCUs optimiert und integriert, wobei ihre Leistungsfähigkeit und ihre Zuverlässigkeit umfassend geprüft wurde. Wo erforderlich, haben entsprechende Softwarekomponenten auch Konformitätstests für Industrienormen durchlaufen.

„Um ihren Design-Zyklus für Industrie- und IoT-Endprodukte zu beschleunigen, sollten Entwickler Toolkits und Design-Beispiele aus der Renesas Synergy Plattform nutzen“ Graeme Clark, Renesas

12

Softwarekomponenten von externen Entwicklern werden auf Funktionsumfang und Kompatibilität zur SSP hin geprüft, um zu gewährleisten, dass sie auch korrekt mit der Synergy Plattform zusammenarbeiten. Solche durch Renesas „verifizierte“ Softwarekomponenten von externen Entwicklern sind im SSP als „Verified Software Addons“ (VSAs) gekennzeichnet. Das SSP wird von Renesas gepflegt und künftig sowohl um eigene Softwarekomponenten als auch um Software externer Entwickler ergänzt.

Software und Mikrocontrollerfamilie aus einer Hand Für die Plattform wurde eine spezielle Familie untereinander kombatibler 32-Bit Mikrocontroller auf Basis der ARM Cortex-M CPU-Cores von Grund auf, ohne Legacy-Anforderungen, entwickelt. Jedes Mitglied der MCU-Familie besitzt die gleichen oder ähnliche Peripherieschaltungen, was Einarbeitungszeiten verkürzen und ein Maximum an Wiederverwendbarkeit für Software ermöglichen soll. Zudem sind alle Synergy-MCUs im gleichen Gehäuse pinkompatibel, d.h., spezielle Funktionen sind immer denselben Pins zugewiesen. Die Peripheriefähigkeiten lassen sich zudem bei gleichbleibendem Registeraufbau auf- und abwärtsskalieren. Die Mikrocontrollerfamilie beginnt mit dem S1, einer Ultra-Low-Power MCU auf Basis eines 32 MHz Cortex-M0+ Cores. Die Serien S3, S5 und S7 nutzen Cortex -M4 Cores und bieten Taktfrequenzen bis aktuell 240 MHz. Bei den Renesas-MCUs der Serie S3 kommt ein 48 MHz Cortex-M4 Core zum Einsatz. Diese eignen sich für Anwendungen, die ein

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

EMBEDDED COMPUTING // MIKROCONTROLLER

Renesas Synergy Software: Das integrierte Softwarepaket enthält umfangreiche SSP-, QSA- und VSA-Komponenten.

höheres Maß an Integration benötigen als die auf dem Cortex M0+ beruhende S1-Serie bieten kann. Die Serie S5 ist für komplexere IoT-Anwendungen konzipiert. Ihre MCUs basieren auf einem Cortex-M4 Core, getaktet auf 120 MHz, während die S7-Reihe einen 240 MHz Cortex-M4 Core mit einer Palette von Hochgeschwindigkeits-Peripherieschaltungen vereint. Die gesamte MCU-Familie bietet umfangreichen, auf dem Chip integrierten Speicher bis zu 4 MByte Code-Flashspeicher und 640 kB SRAM in der S7-Serie. Darüber hinaus bietet die Renesas Synergy Plattform dem Entwickler eine breite Palette von Optionen, um funktionale Sicherheit und Security in seinen Industrie- oder IoTAnwendungen zu verbessern sowie die Kommunikationsfunktionen zu erweitern. Somit können Entwickler etwa Daten in der MCU schützen, Authentizität von Daten gewährleisten und ein sicheres Produktlebensdauermanagement erzielen. Security-Peripherieelemente und zugehörige Softwarebibliotheken unterstützen symmetrische/asymmetrische Kryptographie ebenso wie eine sichere Schlüssel-Generierung und -Speicherung. Sie bieten damit eine umfassende Palette sicherer Dienste einschließlich Secure Boot sowie Over-the-Air Firmware-Updates. Darüber hinaus unterstützt jede MCU eine lange Liste an hardwaregestützten Sicherheitsfunktionen für kritische Anwendungen. IoT-Anwendungen erfordern umfangreiche Kommunikationsfähigkeiten. Synergy MCUs bieten hierfür Funktionen wie DualEthernet mit IEEE-1588-Synchronisierung, Hochgeschwindigkeits-USB sowie zahlreiche auf dem Chip integrierte serielle Schnittstellen wie UART, I2C, SPI, IrDA, QSPI, I2S, SDHC/MMC und CAN. Für Anwendungen auf der Sensorebene des Netzwerks verfügt praktisch jede Renesas Synergy MCU über etliche Analog-Schnittstellen wie A/D- und D/AWandler, Komparatoren sowie eine Reihe

von Timing-Funktionen für Anwendungen in Industrie- und Motorsteuerungen.

Tools, Beispiele und eine zentrale Softwaregallerie Um auf Basis der integrierten Soft- und Hardware den produktiven Fortschritt eigener Entwicklungen weiter zu beschleunigen, enthält die Renesas Synergy Plattform ein zusätzliches Tool-Ökosystem, inklusive der Renesas-eigenen integrierten Entwicklungsumgebung e2 studio. Die IDE auf EclipseBasis, wurde um lösungsorientierte Features erweitert, womit Entwickler etwa in der Lage sind, den Quellcode der gesamten SSP beim Debugging einsehen zu können. Renesas spricht daher auch von einer „lösungsorientierten Entwicklungsumgebung“ (Integrated Solution Development Environment; ISDE). Zusätzlich bietet Renesas mit der Plattform eine breite Palette an Entwicklung-Kits und erprobten Design-Beispielen an. Damit Kunden sich später ihre Software sich nicht mehr aus diversen Webseiten oder Foren zusammensuchen müssen, bietet die Renesas Synergy Gallery schließlich noch eine zentrale Anlaufstelle für alle Renesas Synergy Softwarekomponenten. Dort sollen künftig auch erweiterte Funktionen, etwa Clouddienste und die Möglichkeit eines AppDownloads direkt in Renesas Synergy MCUs, bereitstehen. Die dynamischen Industrie- und IoT-Märkte zwingen Entwickler zu einer Neubewertung ihrer herkömmlichen Konzepte der Produktentwicklung. Embedded-Designs von heute sind einfach zu komplex für eine herkömmliche, schrittweise Entwicklung. Der Markt erfordert schnellere Reaktionen und kürzere Markteinführungszeiten – wie von Renesas Synergy ermöglicht. // SG Renesas +49 (0)89 380 700

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

13

EMBEDDED COMPUTING // BAUSTEINE FÜR DAS IOT

Mit COM-Express-Modulen IoTAnwendungen rasch entwickeln Kundenspezifische Embedded-Systeme für IoT-Anwendungen lassen sich in kurzer Zeit nur durch vordefinierte Building Blocks realisieren. MSCs neue Modulfamilien mit skalierbarer Leistung helfen dabei.

SC :M Bild

KONRAD LÖCKLER *

Bild 1: Die COM-Express-Modulfamilien (Type 6) MSC C6C-BW und MSC C6B-8SB

M

oderne Embedded-Systeme werden durch die enge Verzahnung der Hardware, Software und Mechanik immer intelligenter und komplexer. Um kurze Innovationszyklen sicherzustellen, sind kompakte Produkte nur auf der Basis standardisierter Computer-on-Module (COM) realisierbar. Die sofort einsetzbaren Module bieten eine aktuelle PC-Funktionalität mit skalierbarer Prozessor- und Grafikleistung. Das COM wird über einen normierten Standardstecker auf ein Baseboard gesteckt, auf dem alle anwendungsspezifischen Funktionen realisiert sind. Damit lassen sich nicht nur die Entwicklungskomplexität und die -kosten reduzieren, sondern auch die Timeto-Market des kompletten Systems deutlich optimieren. Die Mehrheit der EmbeddedModule entspricht in Größe und Leistung

* Konrad Löckler ... ist Product Marketing Manager für Boards bei MSC Technologies

14

definierten, international anerkannten Standards. In den letzten Jahren haben sich die Formfaktoren COM Express der PICMG-Organisation und Qseven des SGET-Konsortiums durchgesetzt. COM Express adressiert vor allem den High-End-Markt mit leistungsfähigen Modulen, etwa mit Intel-Core-Prozessor der 5. bzw. 6. Generation. Low-PowerLösungen werden über die Formate Compact und Mini angeboten. Der Qseven-Standard, der kompakte Module einer Größe von 70 x 70 mm2 spezifiziert, unterstützt sowohl die x86- als auch die ARM/RISC-Architektur. In den nächsten Jahren versprechen zahlreiche Anwendungen einen überproportionalen Einsatz leistungsfähiger Computermodule. Besondere Herausforderungen verlangen die Entwicklungen von Embedded-Lösungen für zukünftige Märkte wie die Gebäudeautomatisierung, die Energietechnik oder das alles verknüpfende Internet of Things (IoT). Voraussetzungen für das IoT sind skalierbare Low-Power-Prozessortechnologien, wartungsfreie Systemlösungen, ein durchdachtes Remote Management und

intelligente Kommunikationsstrukturen. Die Hardware muss zuverlässig im 24/7-Betrieb laufen und über ausgefeilte Sicherheitsfunktionen verfügen. Maßgeschneiderte Embedded-Systeme nach Kundenwunsch lassen sich innerhalb kurzer Zeit und mit optimierten Kosten nur durch eine umfangreiche Palette an Standardprodukten und einem durchgängigen Plattformgedanken umsetzen. Der Design-In Spezialist MSC Technologies hat als Basis für die Entwicklung kundenoptimierter Systeme vielfältige Building Blocks vordefiniert. Diese sind in ihren Leistungsdaten skalierbar und werden ständig entsprechend den Anforderungen der Kunden weiterentwickelt und kurzfristig bereitgestellt. Das Baukastensystem umfasst standardisierte Computer-OnModule, Baseboards, Standard-Mainboards, flexible Industriegehäuse, Kühllösungen, moderne Speichermodule, Solid State Disks und zahlreiche Displays mit oder ohne Touch-Technologie – alles aus einer Hand.

Building Blocks, rasche Entwicklung von IoT-Anwendungen MSC Technologies fokussiert die Building Blocks zur schnellen Realisierung von IoTAnwendungen einschließlich kompletter Gateways für M2M-Systeme. Dazu gehören die Definition, Entwicklung und Fertigung von skalierbaren Kernbausteinen wie energieeffiziente Computer-On-Modules oder kompakte Box-PCs. Wichtig sind aber auch Module für die Wireless-Konnektivität, die über die Distributionslinien der MSC Technologies vertrieben werden. Eine große Rolle spielt auch die Softwareintegration, insbesondere bei der Realisierung von SecurityFunktionen. Zur zuverlässigen Kommunikation mit entsprechenden Cloud Services stehen sichere Gateway-Lösungen zur Verfügung. Integriert werden verschiedene Security-Lösungen wie Intel Gateway Moon Island zu einem funktionalen Building Block. Eine

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

EMBEDDED COMPUTING // BAUSTEINE FÜR DAS IOT

besondere Stärke von MSC sind Secure-BootLösungen, die in enger Zusammenarbeit mit dem jeweiligen Kunden realisiert werden. Eine wesentliche Grundlage zur Umsetzung einer Smart Factory via IoT ist die Datensicherheit der Kommunikation und der Schutz der Hardware gegen Spionage- und HackerAngriffe. Bereits heute bieten EmbeddedModule mit einem On-Board Trusted Platform Module (TPM) spezielle Security-Funktionen und können so zur Systemsicherheit beitragen. Die Sicherheitsfunktionen des TPM entsprechen der Spezifikation 1.2 der Industrie-Standardisierungsorganisation Trusted Computing Group (TCG). Das TPM unterstützt höchste Sicherheitsstandards zur Verschlüsselung gespeicherter und übertragener Daten und gewährleistet so, dass das System vom Boot-Up über das Hochlaufen des Betriebssystems bis zum Laden der Applikations-Software zuverlässig in das Netzwerk eingebunden wird.

Modulfamilie MSC C6C-BW für IoT Gateways Standardisierte Embedded-Module ermöglichen eine hohe Skalierbarkeit der Prozessor-, Grafik- und Videoleistung. Zur Realisierung von IoT-Systemen bietet MSC Technologies eine breite Palette an COM-ExpressType-6-Modulfamilien an. Für IoT Gateways, die Daten vorverarbeiten, umwandeln, weiterleiten oder auch zwischenspeichern, sowie für Bedienkonsolen, bietet sich als Building Block beispielsweise die COM-ExpressType-6-Modulfamilie MSC C6C-BW an (Bild 1, rechts). Die Baugruppe basiert auf der neuen 14-nm-Technologie von Intel mi QuadCore oder Dual-Core Intel Pentium bzw. Celeron-Prozessor (Codename Braswell). Dank der On-Chip Intel Gen. 8 HD Graphics verdoppeln die COMs die Grafikleistung im Vergleich zum Vorgängermodell mit Intel Atom CPU (Bay Trail) bei gleichzeitig geringer Verlustleistung. Das Modul im Compact-Formfaktor 95 x 95 mm2 ist besonders für grafikintensive Embedded-Anwendungen geeignet. Die geringe Verlustleistung der EmbeddedPlattform beträgt 6 - 9 W, die TDP der integrierten Prozessoren 4 - 6 W. Über HDMI, DisplayPort und Embedded DisplayPort lassen sich drei unabhängige Displays mit bis zu 3840 x 2160 Pixeln anschließen. Die Baugruppe kann über zwei 204-Pin-Sockel mit bis zu 8 GB Dual-Channel DDR3L SDRAM mit hoher Speicherbandbreite bestückt werden. Die breite Auswahl an modernen Schnittstellen umfasst u.a. zwei SATA 3, vier USB 3.0, vier USB 2.0 und bis zu fünf PCI-Express-x1Kanäle. Als On-Board-Massenspeicher kann eine MicroSD-Karte zugesteckt werden.

Für anspruchsvollere Anwendungen, z.B. umfangreiche Datenverarbeitung und die Ansteuerung hochauflösender Displays, hat MSC die Type-6-COM-Express-Modulfamilie MSC C6C-SLU entwickelt (Bild 2, siehe online auf ELEKTRONIKPRAXIS.de; Sucheingabe: 43527883). Die Plattform basiert auf den neuen Intel-Core-Prozessoren der 6. Generation (Codename Skylake-U). Das Multi-Chip-Package beinhaltet neben dem Low-PowerProzessor den Grafikcontroller und den kompletten Chipsatz. Angeboten werden derzeit drei Prozessorvarianten mit Dual-Core Intel Core i7-6600U, i5-6300U und i3-6100U. Die TDP der integrierten Prozessoren wird mit 15 W angegeben. Die On-Chip Intel HD Graphics Gen. 9 meistert DirectX 12 und OpenGL 4.4. Drei unabhängige Displays mit einer Auflösung von 4k x 2k lassen sich ansteuern. Die energieeffizienten COM-Express-Module im Compact-Format mit 95 x 95 mm2 haben eine typische Verlustleistung von nur 17 - 19 W und ermöglichen es, EmbeddedSysteme ohne großen Kühlaufwand zu realisieren. Für ein deutliches Plus in der Rechen- und Grafikleistung steht das High-EndModul MSC C6B-8SB (Bild 1, links) mit Intels Quad-Core-CPUs der 5. Generation (Broadwell). Die Baugruppe wird mit zwei unterschiedlichen Intel-Core-Prozessoren (i75700EQ oder i7-5850EQ) mit je vier Rechenkernen angeboten. Das COM im Basic-Format (125 mm x 95 mm) bietet viele Schnittstellen, eine Intel HD Graphics GT2 oder GT3e mit zusätzlichem Grafikspeicher, Turbo-BoostFähigkeiten für die CPU und den Grafikcontroller, Hardware-beschleunigtes Video Encoding/Decoding sowie erweiterte SecurityFunktionen. Typische Anwendungen sind die digitale Bild- und Videoverarbeitung sowie optische Inspektionssysteme. Zur schnellen Evaluierung und für das Prototyping der Type-6-COM-Express-Modulfamilie ist von MSC Technologies das neue Mini ITX Evaluation Board MSC C6-MB-EV erhältlich. Das universelle Baseboard bietet u.a. Anschlüsse für USB, GbE LAN, Audio, DisplayPort, eDP und LVDS. Vorhanden sind auch ein PCI Express x16-Anschluss, ein PCI Express Mini Card-Sockel zur I/O-Erweiterung und ein SD-Kartenschacht vorhanden. Fazit: Standardisierte Computer-On-Module unterschiedlicher Leistungsklassen erlauben die schnelle, kostenoptimierte Entwicklung kundenspezifischer Systeme. Selbst bei mittleren Stückzahlen sind flexible Konfigurationen und hohe Individualität der Embedded-Produkte realisierbar. // MK

TFT-Displays für höchste Ansprüche • Industrielle & sonnenablesbare Displaygrößen von 3.5“ … 12.1“ • Projektiv kapazitive Touch Panel (PCAP) • Betriebstemperatur -30°C … +85°C • Helligkeit bis zu 1.500 cd/m² • Min. Backlight-Lebensdauer 50.000 Std. • 5 Jahre garantierte Verfügbarkeit auf Mechanik und Interface • Blickwinkel von bis zu 160° durch 0-Film • Verbesserte Sonnenablesbarkeit durch LR-Polarizer

MSC Technologies +49(0)7249 9100

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

15

www.endrich.com

EMBEDDED COMPUTING // DESIGN-SOFTWARE

In 5 Schritten zur optimalen Embedded-Design-Software Wer Embedded-Software entwickelt, steht vor einer komplexen Aufgabe, die zudem immer schneller erledigt werden muss. Folgende Tipps helfen, eine nutzerorientierte Software in kürzester Zeit zu erstellen.

Bild: Altium

MATS PETTERSON *

Emedded Software: Entwickler müssen in kürzester Zeit immer komplexere Aufgaben erledigen. Hilfreich sind Tools, die bei der schnellen und effizienten Entwicklung der Software helfen und dabei keine Hindernisse in den Weg legen.

D

er Wettbewerb ist hart. Wer Embedded-Software entwickelt, muss diese Arbeit nicht nur schneller, sondern auch effektiver als je zuvor erledigen. Erwartet wird die Ablieferung von Software, die leistungsfähiger ist und weniger Fehler enthält. Um diesen Forderungen nachzukommen, hängt es häufig davon ab, mit welchen Embedded-Software-Designtools man arbeitet. Der Entwickler benötigt also Tools, die bei der schnellen und effizienten Entwicklung der Software helfen und dabei keine

* Mats Petterson ... ist Senior Embedded Field Application Engineer bei Altium America

16

Hindernisse in den Weg legen. Es werden Tools gebraucht, die ohne viele Provisorien angewendet werden können und die keine suboptimalen Features enthalten. Wir bei Altium haben uns daher die fünf wichtigsten Schritte überlegt, die bei der Auswahl der Tools zu beachten sind:

Schritt 1: Prozessor-Derivatund Core-Unterstützung Als erstes muss man sich vergewissern, dass die Software die richtigen ProzessorDerivate unterstützt. Hierzu sollte zunächst eine Liste derjenigen Prozessoren erstellt werden, die der Entwickler aktuell in seinen Produkten verwendet. Anschließend ist zu überprüfen, ob die in die engere Wahl gezogene Entwicklungssoftware diese unter-

stützt. Möglicherweise ist es nicht notwendig, dass die neue Software noch Derivate unterstützt, die in früheren Produkten eingesetzt wurden. Die vorhandenen Tools reichen hier gegebenenfalls aus, da man die betreffende Software nur noch pflegen, aber keine neuen Anwendungen mehr damit entwickeln will. Anschließend sollte man überlegen, welche Bausteine in Zukunft verwendet werden. Es ist wünschenswert, dass die bisherige Embedded-Design-Software auch diese Prozessor-Derivate bzw. Prozessorfamilien unterstützt. Schließlich will man nicht immer dann ein neues Tool kaufen müssen, wenn ein neuer Prozessor eingesetzt wird. Denn es ist sehr kostspielig, wenn die Entwickler sich jedes Mal in ein neues Entwicklungswerkzeug einarbeiten müssen.

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

EMBEDDED COMPUTING // DESIGN-SOFTWARE

Schritt 2: Die Benutzerfreundlichkeit der Software ermitteln Sehr wichtig ist eine einfache Anwendung. Tools, die schwierig zu nutzen sind, können für die Entwickler frustrierend sein und längere Entwicklungszeiten nach sich ziehen. Um sicherzugehen, dass eine EmbeddedDesign-Software bedienungsfreundlich ist, sollte man sie vor dem Kauf herunterladen und testen. Die meisten Hersteller – so etwa Altium für das Tool Altium Designer – bieten eine kostenlose Erprobungsphase von 15 bis 30 Tagen an, was einen solchen Test möglich macht. Ideal zum Testen ist ein Beispielprojekt. Dieses muss nicht einmal besonders kompliziert sein, jedoch so komplex, dass der Entwickler ein Gefühl dafür bekommen kann, wie einfach sich CodeentwicklungsAufgaben mit dem Editor bewältigen lassen und wie schnell der Compiler den Code kompiliert. Am besten greift man bei der Evaluierung aber nicht auf die vorgefertigten Projekte zurück, die zum Lieferumfang der Software-Pakete gehören. Diese wurden nämlich von den Software-Anbietern häufig so optimiert, dass sie schnell laufen und zu effizientem Code kompiliert werden. Für aussagefähige Tests sind sie deshalb ungeeignet.

Hochleistungs-Applikationen handelt. Daraus folgt, dass die Entwickler viel Aufwand in die Fehlersuche in ihrer Applikation stecken müssen. Sie verbringen deshalb viel Arbeitszeit mit dem Debugger, dessen Funktionsumfang und Geschwindigkeit somit einen großen Einfluss auf die Markteinführungszeit hat. Hier ein paar Features, auf die es sich zu achten lohnt: „ Mehrere Informationsfenster, mittels derer man Variablen, den Speicher und den Stack im Blick behalten kann. „ Komplexe Breakpoints, mit denen die Programmausführung abhängig vom Befehls- oder Zykluszähler oder zeitgesteuert angehalten werden kann. „ Möglichkeit zum Abspeichern und Wiederherstellen von Speicherinhalten, um das System in einen bestimmten Zustand zurückzuversetzen.

Schritt 5: Umfassender, tiefgehender Support Abschließend sollten man überprüfen, welche Art technischer Unterstützung ein bestimmtes Unternehmen zu leisten vermag. Hier gibt es erhebliche Unterschiede zwi-

schen den einzelnen Anbietern. Einige bieten Support nur in Online-Foren oder per E-Mail an. Zweifellos bekommt man auch über diese Kanäle die erforderlichen Antworten, nur kann es auf diesem Weg einige Zeit dauern. Wir empfehlen stattdessen die Entscheidung für einen Anbieter, der gute technische Unterstützung bietet und zudem die Möglichkeit, den Support bereits während der Testphase in Anspruch zu nehmen. Zu empfehlen ist, eine Support-Anfrage abzuschicken und zu warten, was passiert. Embedded-DesignSoftware von einem Anbieter mit gutem technischen Support zu erwerben, muss nicht teurer sein. Zudem zahlt es sich aus, sobald man in eine Situation gerät, in der man auf diese Unterstützung angewiesen ist. Die Wahl der richtigen Embedded-Software-Entwicklungswerkzeuge und des richtigen Tool-Anbieters kann eine Herausforderung bedeuten. Beachtet man aber die obigen Schritte, wird man bei der Entwicklung von Embedded-Software-Applikationen mehr Erfolg haben. // MK Altium +49(0)721 8244300

Schritt 3: Unterstützung gängiger Funktionen Ist ein Software-Paket auf seine Bedienungsfreundlichkeit hin untersucht, sollte als nächstes überprüft werden, welche Unterstützung es für die benötigten Funktionalitäten bietet. Dabei kann es um den Support für ein bestimmtes Echtzeit-Betriebssystem (RTOS) und um die Unterstützung für Kommunikations-Hardware und -Software wie USB, TCP/IP oder Bluetooth gehen. Sollten die Designs diese Funktionalität erfordern, die anvisierte Embedded-Design-Software aber keine Unterstützung dafür bieten, wird man viel Zeit und Geld in die Ausarbeitung eigener Lösungen investieren müssen. Ein weiteres Feature, das für die Applikation wichtig sein kann, ist die Unterstützung für Funktionssicherheits-Standards wie ISO 26262, welche Leitlinien für die Qualifikation von Software-Tools bereithält. Ist dies wichtig, sollte man Ausschau nach einem Tool halten, das die Qualifikationsmethoden „Increased Confidence from Use“ und „Validation of the Software Tool“ unterstützt.

TriCore • PowerArchitecture RH850 • XC2000/XE166 Cortex M/R/A • ARM7/9/11

HIG

HS

RO FLE

BU

XIB

PE

ED

ST

LE

Schritt 4: Rasche Fehlersuche mittels Debugger Keiner kann auf Anhieb perfekte Software entwickeln – besonders dann nicht, wenn es sich um eine der heute üblichen, komplexen

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

17

EMBEDDED COMPUTING // MEDIZINTECHNIK

Intelligente Intensivbeatmung dank leistungsstarkem Prozessormodul Der Medizinspezialist imtmedical hatte die Vision eines neuartigen Beatmungsgeräts. Realisiert wurde dieses Projekt mit COM-ExpressModulen des Embedded-Spezialisten Kontron.

P

lötzlicher Atemstillstand oder akute Atemnot – innerhalb von Sekunden kann in solch kritischen Situationen das Leben des Patienten auf dem Spiel stehen. Intensivbeatmungsgeräte sind dann unabdingbar, um die betroffene Person mit Sauerstoff zu versorgen, bis die eigene Atmung wieder einsetzt. Leichte Bedienbarkeit, höchste Funktionalität und integrierte Diagnosefunktionen vereinfachen die Arbeit der Ersthelfer und können für das Überleben der Patienten entscheidend sein. Imtmedical hat dafür seine Bellavista-Produktlinie entwickelt, die mit COM-Express-Modulen von Kontron arbeitet.

„Making ideas work“ ist das Motto der Schweizer IMT AG Um die Versorgung von Notfallpatienten zu optimieren, stand 2008 beim Schweizer Lösungsanbieter von medizinischer Beatmungstechnik, imtmedical, die Entwicklung

eines neuen Intensivbeatmungsgeräts auf der Agenda. Die Vision war, ein Gerät zu entwickeln, das sich durch eine neuartige Bedienung auszeichnet und höchste Beatmungsperformance sowie verlässliche Diagnosemöglichkeiten integriert. Damit wollte imtmedical im medizinischen Beatmungsumfeld neue Standards setzen. Für das Projekt holte sich das Unternehmen den Technologiehersteller IMT AG mit ins Boot. 2013 konnten als Resultat dieser Technologiepartnerschaft die Produkte Bellavista 950 und 1000 präsentiert werden. „Kernelement des Systems ist ein COM Express Modul von Kontron“, erklärt Daniel Müller, Development Team Manager und Projektleiter bei der IMT AG. „Bereits in der Evaluationsphase zeichnete sich dieses Produkt durch seine Leistungsfähigkeit sowie seine Vielfalt an Funktionalitäten aus und hob sich deutlich von der Konkurrenz ab. Für unsere Neuentwicklungen konnten wir da-

Verlässliches und stabiles Prozessormodul gesucht

Bild: Kontron

Bellavista-Produktlinie: Neuartiges Beatmungsgerät als Gemeinschaftsprodukt eines Medizintechnik- und eines Embedded-Spezialisten

18

mit vom Start weg einen deutlichen Marktvorteil erreichen.“ „Making ideas work“ – ist das Motto des Schweizer Unternehmens IMT AG, das seit mehr als 20 Jahren Kunden aus aller Welt zum Markterfolg in ihren spezifischen Branchen verhilft. Im Fokus der IMT AG steht die Entwicklung von Komplettlösungen, die Software, Elektronik und Mechanik integrieren. Dabei ist die Einhaltung von regulatorischen Anforderungen wie CE und FDA obligatorisch. Für die neue Produktlinie gab es von imtmedical die Vorgabe, das Intensivbeatmungsgerät mit technologisch ausgereiften Komponenten und möglichst zeitnah zur Marktreife zu bringen. Auf der Wunschliste standen auch eine moderne Touch-Bedienung sowie eine anschauliche Visualisierung der Patientendaten. Darüber hinaus sollte die Datenausgabe sowie eventuell kritische Alarmierungen in Echtzeit an das Fachpersonal übergeben werden können, um eine optimale Versorgung der Patienten zu gewährleisten.

Da das System in kritischen Situationen zum Einsatz kommt, waren für die IMT AG verlässliche, stabile und hochperformante Komponenten unabdingbar. Schließlich soll das Produkt im Notfall in verschiedenen Umgebungen die lebenserhaltende Beatmung von Personen übernehmen. „Intensivbeatmungsgeräte entziehen der Umgebung mittels einer Turbine die Luft. Diese wird gefiltert und dem Patienten mit erhöhtem Druck zugeführt“, erklärt Müller die Funktionsweise. Die Steuerung des Drucks und das zu verabreichende Volumen sollten bei Bellavista verschiedene Prozessoren übernehmen, die nach neuesten technologischen Standards arbeiten. „Eigenentwicklungen wären für ein solch spezifisches System nicht denkbar gewesen“, so der Projektleiter. „Wir suchten deshalb nach einem Partner, der über die nötige Expertise verfügt und uns ein leistungsfähiges Computer-on-Module lie-

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

EMBEDDED COMPUTING // MEDIZINTECHNIK

fern konnte, das unseren technischen Anforderungen entspricht. Zuverlässigkeit, Qualität und Kosteneffizienz waren im Rahmen der Fertigstellung für uns ebenfalls ausschlaggebend.“ Nach intensiver Plattform-Evaluation fiel die Wahl schließlich auf ein COM-ExpressModul von Kontron, einem Anbieter von Embedded-Systemen. Das Unternehmen überzeugte IMT durch seine 14-jährige Expertise bei der Umsetzung zuverlässiger Lösungen auf Basis der Computer-on-ModuleTechnologie. Zudem zählt Kontron zu den treibenden Kräften des COM-Express-Standards. Die Kontron-Module zeichnen sich durch Robustheit, schnelle Performance und die obligatorischen Sicherheitsmerkmale aus. „Unsere Wahl fiel auf das COM Express Modul COMe-bSC2 im basic-Formfaktor, das neben genügend Prozessorleistung auch zusätzliche, flexibel konfigurierbare Digital Display Interfaces (DDI) für SDVO, Display Port und HDMI/DVI bietet“, so Müller. Für sicherheitskritische Applikationen wurden bis zu zwei Gigabyte fehlersicheres ECC DDR3 RAM integriert. Als CPU kam der Celeron B810E zum Einsatz.

Stolpersteine in der Entwicklungsphase Seit der Fertigstellung der Intensivbeatmungsgeräte aus der Bellavista-Familie wurde die Software kontinuierlich aktualisiert. „Neuentwicklungen sind immer auch einem enormen wirtschaftlichen und technischen Druck ausgesetzt“, weiß Daniel Müller aus Erfahrung. „Wie bei den meisten komplexen Systemen mussten auch wir in der Entwicklungsphase einige Stolpersteine aus dem Weg räumen. Für mich als Projekt- und Teamleiter war es daher enorm wichtig, dass unser Team sich in allen Projektphasen auf den Support von Kontron verlassen konnte. Vor allem der direkte Kontakt mit den verantwortlichen Ingenieuren beschleunigte den Problemlösungsprozess erheblich.“ Da medizinische Systeme strengen Normen unterliegen, wurde bereits im Vorfeld genauestens definiert, welche Teile des Geräts nach welchen Kriterien geprüft werden müssen. „Grundsätzlich wird jede Disziplin auf jeder Entwicklungsstufe begutachtet“, beschreibt Müller den Prozess. „Das beinhaltet Modul-, Integrations- und Systemtests in den Disziplinen Software, Elektronik und Hardware.“ Für die erste Version des Beatmungsgeräts führte das Entwicklungsteam akribisch sämtliche Prüfungen aus, während bei den Folge-Versionen nur noch die jeweiligen Änderungen überwacht und zusätzliche Dauerbetriebstests gefahren wurden. In

einem Zeitraum von ca. 2000 Stunden absolvierte das Prozessor-Modul von Kontron im klinischen Prozess alle Aufgaben zur höchsten Zufriedenheit. Heute wird das Kontron-Modul in den Beatmungsgeräten Bellavista 950 und 1000 eingesetzt und hat sich im harten Notfalleinsatz bewährt. Über die intuitive Touch-Bedienung kann das Fachpersonal problemlos neue Beatmungseinstellungen vornehmen und individuell an den Zustand des Patienten anpassen. Das integrierte Kontron-Modul übernimmt dabei die Anzeige und Visualisierung der aktuellen Beatmungsparameter, die durch Echtzeitkurven und numerische Messwerte dargestellt werden. Das erlaubt eine differenzierte Aussage über den aktuellen Gesundheitszustand des Patienten. Zusätzlich werden die Patientendaten zur Laufzeit ausgewertet und überwacht. Das System erkennt automatisch ungeeignete Einstellungen und potenzielle Gefährdungssituationen für den Patienten und setzt entsprechende visuelle und akustische Alarme ab.

Kontron-Modul in den Beatmungsgeräten Bellavista Das COM-Express-Modul sorgt für eine kontinuierliche Aufzeichnung und Speicherung der Patientendaten rückwirkend bis zu einem Jahr. Entsprechende Schnittstellen erlauben den Datenexport auf gängige Speichermedien wie USB-Sticks. Die kontinuierliche Aufzeichnung der Echtzeitdaten jedes Atemzugs – rückwirkend bis zu zwei Wochen – erleichtert die Analyse des Therapieverlaufes. Das Gerät erkennt auch automatisch alle verfügbaren Software Updates und installiert diese selbstständig auf seinen verschiedenen Prozessoren. „Der Einsatz des Kontron-Moduls hat wesentlich dazu beigetragen, dass wir das Intensivbeatmungsgerät nach einer vergleichsweise kurzen Entwicklungszeit auf den Markt bringen konnten“, so Müller. Seit seiner Markteinführung im Jahr 2013 ist das Intensivbeatmungsgerät in Krankenhäusern in Europa, Afrika, Asien und Südamerika tausendfach im Einsatz. Auch in raueren Umgebungen hat sich das Gerät, nicht zuletzt aufgrund des robusten Kontron-Moduls, bewährt. „Das COM Express-Modul ist kompakt und arbeitet auch unter schwierigen Umständen effizient und zuverlässig", lobt Projektleiter Müller. „Die Zusammenarbeit mit Kontron war vorbildlich, wodurch die Basis für weitere Produktentwicklungen geschaffen wurde.“ // MK

xing.com/net/ elektronikpraxis youtube.com/ elektronikpraxistv twitter.com/redaktionEP facebook.com/ elektronikpraxis gplus.to/elektronikpraxis

www.analog-praxis.de

Kontron +49(0)821 40860

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

19 www.vogel.de

SPEICHER // FLASH

Datenerhaltung in SSDs trotz Ausfall der Stromversorgung Schockresistenz, geringer Stromverbrauch und schnelle Zugriffszeiten eignen SSDs perfekt für Embedded-Anwendungen. Ohne stabile und sichere Stromzufuhr ist ihre Zuverlässigkeit aber stark eingeschränkt.

Bild: Innodisk

C.C. WU *

Intelligente Datensicherung mit iCell-Technologie: Im Falle eines plötzlichen Stromausfalls steht der SSD noch 60ms Zeit zur Verfügung, um Daten in den Flash-Speicher zu schreiben.

S

olid State Drives sind enorm erfolgreich darin, langsamere traditionelle Festplatten in Anwendungsbereichen wie Consumer Laptops, Unternehmens-Rechenzentren und industriellen Embedded Systemen zu ersetzen. Sie bieten in der Regel schnelle I/O Performance und der Verzicht auf bewegliche Teile resultiert zusätzlich in einem geringeren Stromverbrauch. Hinzu kommt, dass SSDs generell Schock- und Vibrationsresistent sind, was sie wiederum besonders für die rauen und harten Umgebungen eignet, in denen Industrie- und Embedded-Systeme oft eingesetzt werden. Entgegen den SSDs in den Rechenzentren von Unternehmen mit redundanten Backup-

* C.C. Wu ... ist Vice President und Director der Embedded Flash Division von Innodisk.

20

Stromerzeugern und geplanter Datensicherungen oder Verbraucher SSDs in Laptops mit Batterie-Backup, arbeiten SSDs in Industrie- und Embedded-Systemen oft in einer Umgebung mit unzuverlässiger Stromsicherung. Daher ist mehr noch als in anderen Anwendungsfeldern eine Strategie für eine stabile Stromversorgung wichtig, wenn SSDs in Embedded-Umgebungen im Einsatz sind.

Der DRAM-Puffer – gesteigerte Effizienz bei Schreibvorgängen Die Notwendigkeit eines Stromschutzes für SSDs liegt vor allem in den Eigenschaften der Flash-Speichertechnologie. Während sich Daten von Flash-Speichern leicht und schnell lesen lassen, sind Schreibvorgänge deutlich tiefgreifender. Auf magnetischen Trägermedien können Daten an Ort und Stelle überschrieben werden. Das Schreiben auf Flash-Speichern erfordert aber, dass die zuvor gespeicherten Daten zuerst gelöscht wer-

den. Dadurch besteht jede Schreiboperation nicht länger aus nur einer einzelnen Operation, sondern es handelt sich um eine Löschund Programm- bzw. Schreiboperation – auch bekannt als P/E-Zyklus. Darüber hinaus sind Leseoperationen in der Lage, jeweils kleine Datenzellen auszulesen, P/E-Zyklen können dagegen nur auf der Blockebene operieren. Das Löschen eines großen Blocks, um dann nur um eine Zelle darin zu beschreiben, ist eine immense Verschwendung. Aus Effizienzgründen puffern moderne SSDs daher Schreiboperationen oft im DRAM. Der DRAM-Puffer dient gleichzeitig dazu, Leistung und Lebensdauer zu erhöhen. Da jede Flash-Speicherzelle nur eine begrenzte Anzahl von P/E-Zyklen durchlaufen kann bevor sie verschleißt und ausfällt, stellen smarte SSDs sicher, dass die P/E-Operationen gleichmäßig verteilt werden. Dies ermöglicht eine optimale Nutzung der begrenzten Lebensdauer jeder Zelle. Das Betriebssystem weiß im Grunde nichts von dem Verschleißmuster jedes Laufwerks. Es ist daher Aufgabe der SSD, zu verfolgen, wo der nächste Schreibvorgang am sinnvollsten untergebracht werden kann. Ebenso muss sie selbst den Überblick über die ständig wandernden Daten behalten. Die dafür genutzte Mappingtabelle wird in einem flüchtigen Speicher gehalten und ständig mit neuen Schreiboperation aktualisiert. Während der DRAM auf einer SSD die Schreibleistung und Lebensdauer verbessert, stellt gleichzeitig seine Volatilität eine ernste Herausforderung für die Datensicherheit dar. Geht die Stromversorgung unerwartet verloren, müssen alle Pufferinhalte in den nichtflüchtigen Speicher übertragen werden. Ansonsten folgt Datenverlust bzw. die Beschädigung der Daten. Parallel zum Kapazitätsausbau der SSDs wächst jedoch auch der DRAM-Puffer, um zusätzliche Mapping-Informationen verarbeiten zu können, was dem Problem des flüchtigen Speichers mehr und mehr Bedeutung zukommen lässt. Ein

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

SPEICHER // FLASH

Einfach, robust, platzsparend: Bei geringem Anspruch an die I/O-Performance reichen oft auch DRAM-lose SSDs aus.

Strom- bzw. Ausfallschutz ist somit ein Muss für zuverlässige SSDs.

Hardware- und FirmwarePower-Protection Eine der besten Möglichkeiten, Daten vor dem Stromausfall zu schützen, ist ein kombinierter Ansatz aus Hard- und Firmwareschutz. Ein Beispiel für diese Strategie ist die iCell Technologie von Innodisk, welche auf einer Schaltung zur Spannungserkennung, On-Board Kondensatoren und einer eigenen Stromschutz-Firmware aufbaut. Wird dann ein Niederspannungsszenario erkannt, ist das iCell Schutzschema aktiv. Augenblicklich werden alle I/OOperationen gestoppt und die Eingangsspannung unterbrochen. Die Restenergie der Bordkondensatoren wird dann dazu verwendet, den Inhalt des flüchtigen DRAM-Caches auf den nichtflüchtigen FlashSpeicher zu übertragen. Mit iCell ausgestattete SSDs haben so im Falle eines Stromausfalls noch ca. 60ms lang Strom zur Verfügung, um Daten in den FlashSpeicher zu schreiben. Dies erlaubt Industrie-SSDs, alle Vorteile eines DRAM-Puffers wie überlegene Leistung und längere Lebensdauer durch Wear-Leveling-Optimierung zu nutzen, ohne im Falle eines plötzlichen Stromausfalls auf hohe Datensicherheit verzichten zu müssen.

Verwendung von DRAM-losen SSDs Eine weitere Möglichkeit, das Stromausfallproblem anzugehen, ist die Beseitigung seiner Ursache. SSDs ohne DRAM-Cache nehmen den flüchtigen Datenpuffer einfach aus der Gleichung. Der Stromausfallschutz stellt so eine einfachere Angelegenheit dar, da kritische Daten nie in einem solchen Speicher zwischengespeichert werden. Zu Schreiboptimierungszwecken wird stattdessen ein kleinerer SRAM-Puffer verwendet. Durch die Verwendung von schnellem aber teurem SRAM mit geringerer Kapazität und einer

einfacheren Schutzschaltung kann dieser SSD-Typ die flüchtigen Daten im Falle eines unerwarteten Stromausfalls sehr schnell in den Flash Speicher kopieren. DRAM-lose Designs sind robust, einfach und meist platzsparender als SSDs mit DRAM und Stromschutz-Techniken. Man kann aber nicht auf einen großen Schreibpuffer verzichten, ohne zu einem gewissen Grad Abstriche bei der Leistung hinzunehmen zu müssen. Optimierung von Schreiboperationen und Implementierung eines Wear Leveling sind ohne die Kapazität eines großen DRAM-Puffers deutlich schwieriger. DRAMlose SSDs wie etwa die Innodisk-3ME3-Serie können inzwischen immerhin bis zu 17K Random IOPS erreichen, was für die meisten industriellen Anwendungen völlig ausreicht. In Anwendungsbereichen, in denen jedoch die I/O-Leistung essentiell ist, sind SSDs mit DRAM die eindeutig bessere Wahl. Will man zuverlässige SSDs für EmbeddedAnwendungen einsetzen, sollte Stromschutz immer ein ebenso zentrales Anliegen sein wie Schock- und Vibrationsresistenz oder ein breiter Betriebstemperaturbereich. Ein plötzlicher Stromausfall kann bei SSDs ein großes Problem für die Datenintegrität werden. Ein stabiles Stromversorgungssystem ist essentiell für eine hohe Datenzuverlässigkeit. Industrie-SSDs können also entweder auf einem kombinierten Firmware- und Hardware-Stromschutz oder einem einfacheren DRAM-losen Design aufbauen, um den Stromversorgungsschutz für die Datenintegrität zu implementieren. Beide Ansätze haben ihre Vorteile. Bei der Entscheidung kommt es letzten Endes auf ausgewogene Kosten- und Leistungsfaktoren an: Während DRAM-lose SSDs mit einem einfacheren Design punkten können, bieten SSDs mit DRAM und integriertem Stromversorgungsschutz eine überlegene I/O Performance. // SG InnoDisk +31(0)40 282 1818

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

21

DEBUGGING & TEST // UNIVERSAL DEBUG ENGINE

Debugger als Basiswerkzeug für Integration und Test Die immensen Datenmengen heutiger Embedded Software erfordern neue Debugger, die umfangreiche Testmöglichkeiten auf Systemebene bis hin zur automatischen Generierung von Reports bieten.

Bilder: PLS

HEIKO RIESSLAND *

schrieben durch Ein- und Ausgaben für Funktionen oder Module. Solche im Idealfall automatisierten Testläufe dienen dem sicheren Nachweis einer bestimmten Funktionalität auch nach mehrfachen Änderungen an der Software. Bei dieser Art der Anwendung übernimmt häufig ein drittes Programm die Verwaltung und Steuerung der Testfälle. Die eigentliche Bedienoberfläche des Debuggers kommt also gar nicht zur Anwendung, nur seine Funktionalität.

Halbautomatische Nutzung des Debuggers

Bild 1: Das Objektmodell der UDE umfasst nahezu alle Funktionen des Debuggers

K

omplexe Embedded-Softwareprogramme mit mehreren 100 MByte Quellcode und die ständig steigenden Qualitätsanforderungen erfordern zunehmend weitgehend automatisierte Testprogramme. Wenn die Entwicklung in größeren Teams an verteilten Standorten stattfindet, sind solche Testmethoden für die sichere Zusammenführung der einzelnen Softwareteile unerlässlich. Teilweise werden sie durch einschlägige Normen wie die für den Automobilbereich geltende ISO2626 inzwischen sogar zwingend vorgeschrieben. Die gewünschte Effektivität lässt sich allerdings

* Dipl.Ing. Heiko Rießland ... leitet das Produktmarketing der PLS Programmierbare Logik & Systeme

22

nur erreichen, wenn der verwendete Debugger seine Funktionalität und seine grafische Bedienoberfläche auch tatsächlich uneingeschränkt in einer für automatisierte Tests geeigneten Form zur Verfügung stellt. Dafür wird ein Werkzeug benötigt, das neben den klassischen Eigenschaften eines Debuggers, z.B. die Steuerung und Beobachtung des Targets mit vielfältigen Anzeige- und Analysemöglichkeiten, über ein grafisches Nutzerinterface weitere neue Möglichkeiten bietet. Die komplette Funktionalität muss auch im voll- oder halbautomatischen Betrieb nutzbar sein. Ein typisches Beispiel für solche Vorgänge, die mit entsprechend ausgestatteten Tools völlig autonom ablaufen können, sind Regressionstests. Hierfür werden für bestimmte Funktionen der Software vorab eindeutige Testroutinen entwickelt, beispielsweise be-

Für die Integration verschiedener Softwareteile zu einer Gesamtapplikation ist wiederum eine halbautomatische Nutzung des Debuggers besonders interessant. Die Anwendung wird dabei unter verschiedenen Betriebsbedingungen manuell durch Bedienung über das grafische Nutzerinterface getestet. Neben dem Debugger ist das Steuergerät dabei noch mit einem komplexen Hardware-in-the-Loop (HiL)-System verbunden, das die vorgesehene Steuergeräteumgebung simuliert. Besonders wichtig dabei: Skripte, welche die Debugger-Funktionalität nutzen, können bei auftretenden Anomalien oder Fehlern sofort einen detaillierten Report über den Zustand des Targets und der Applikationssoftware liefern. Dabei werden beispielsweise am Ort eines Breakpoints in einer Fehler- oder Trap-Funktion alle relevanten Variablen, Register, Speicherinhalte, usw. für eine Analyse bzw. spätere erneute Verifikation der Software gespeichert. Bei korrekt laufender Software lässt sich im Idealfall zudem mittels vorbestimmter Funktionen ein Skript zur automatischen Code-Coverage-Analyse starten. Code Coverage ist ein Verfahren zur Messung der Testabdeckung und damit eine indirekte Bestimmung der Softwarequalität und wird in einschlägigen Normen wie der ISO26262 vorgeschrieben. Dabei wird ermittelt, ob während der Tests alle Instruktionen (State-

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

DEBUGGING & TEST // UNIVERSAL DEBUG ENGINE

ment Coverage) und Verzweigungen (Branch Coverage) bzw. unterschiedliche logische Verknüpfungen (MC/DC) innerhalb einer Software durchlaufen werden. Eine vollständige MC/DC-Analyse ist meist nur mit CodeInstrumentierung und damit einhergehender Veränderung der Laufzeit und Größe der Applikation möglich. Anwendungen, für die diese Variante aus technischen Gründen nicht in Frage kommt, verwenden stattdessen in der Regel auf in Echtzeit gewonnenen Trace-Daten basierendes Branch Coverage. Soweit Compiler mit erweiterten Debug-Informationen zur Verfügung stehen, ist eine vollständige Branch-Coverage-Analyse sogar an hochoptimiertem Code möglich. In diesem Fall übernimmt der Debugger nicht nur die Steuerung des Targets und die Erfassung/ Analyse der Trace-Daten. Er generiert auch einen automatischen Report, der seinerseits eine sichere Dokumentation und Wiederholbarkeit der Messungen garantiert. Die Anzeige der Code-Abdeckung ist für die Ebenen Funktion, Zeilennummer im Quelltext und auch für den Maschinenbefehl möglich. Optional erhält der Report auch den vollständigen Quelltext. Über generierte Links an den Zeilennummern kann auf die Maschinencodeebene navigiert werden. Als Standardausgabeformat wird HTML genutzt, über ein Stylesheet kann die Formatierung dabei einfach und ohne großen Aufwand an kundenspezifische Erfordernisse angepasst werden. Voraussetzung für die beschriebenen Automatisierungsverfahren ist die Bereitstellung der Debugger-Funktionalität über eine allgemein nutzbare Software-Schnittstelle. Bei der Universal Debug Engine (UDE) von PLS kommt hierfür als Basistechnologie das

Bild 2: Verwendung einer Methode des UDE-Objektmodells in verschiedenen Sprachen

Component Object Model (COM) von Microsoft zum Einsatz, das sich über einen langen Zeitraum als De-facto-Standard in der Windows-Welt etabliert hat.

Universal Debug Engine (UDE) von PLS Auch Windows selbst bietet einen großen Teil – insbesondere seiner neu hinzukommenden Funktionen – über COM-Schnittstellen an. Das Objektmodell der Universal Debug Engine umfasst nahezu alle Funktionen des Debuggers wie Flash-Programmierung, Ablaufsteuerung, Lesen und Schreiben von Target-Speicher in symbolischer Form, TraceDaten-Erfassung und -Analyse und vieles mehr (Bild 1). Ein großer Vorteil eines COM-basierten API beruht drauf, dass es von einer sehr großen Anzahl unterschiedlichster Sprachen nutzbar ist. C, C++, C# und andere .NET-Sprachen zählen hier genauso dazu wie die Skriptsprachen JavaScript, Python, Perl und VB Script

TRACE 32 - supports all ®

www.lauterbach.com/1553

oder die Windows-eigene PowerShell, da alle mit COM-Komponenten umgehen können. Bild 2 zeigt eine allgemeine Beschreibung der UDE-API auf Basis der Interface Description Language (IDL) und ihre Verwendung mit verschiedenen Sprachen. Fazit: Wenngleich die Integration und der Test hochkomplexer Embedded Software zunehmend automatisierte Arbeitsschritte erfordern, ist und bleibt der Debugger natürlich weiterhin die Schnittstelle zum Target. Für die Praxis bedeutet dies, dass die komplette Funktionalität des Debuggers künftig möglichst uneingeschränkt im voll- oder halbautomatischen Betrieb nutzbar sein muss. Möglich ist das allerdings wiederum nur, wenn sie über standardisierte Technologien wie das Component Object Model (COM) anderen Werkzeugen zur Verfügung steht. // MK PLS +49(0)35722 3840

DEBUGGING & TEST // SOFTWAREENTWICKLUNG

Anwendung von FPGA-basierten Prototypensystemen Entwicklung von Embedded Software und Software/Hardware-Integration kann bei der Systementwicklung nie früh genug beginnen. Die richtige Herangehensweise kann den Prozess enorm beschleunigen.

Bilder: Cadence

JÜRGEN JÄGER

Herausforderungen: Zu den aufwändigsten Aufgaben bei der Implementierung von ASIC-Designs in Prototypensysteme zählen Kompilierung der RTL, Umsetzung der Memories und Partitionierung in mehrere FPGAs.

A

uf FPGAs basierende Prototypen haben in den letzten Jahren einen dramatischen Zuwachs und Aufschwung erlebt. Die Gründe liegen auf der Hand: es geht um die Software. Die ASIC-Entwicklung, um zum „tape-out“ zu kommen, ist schon lange nicht mehr das größte Problem. Software hingegen dominiert Entwicklungskosten und Termine. Zudem markiert sie oft sie den Unterschied in einem Produkt, wenn es um Wettbewerbsvorteile geht. Es ist daher entscheidend, die SoftwareEntwicklung und die Hardware/SoftwareIntegration so früh wie möglich, noch lange bevor der eigentliche Baustein zur Verfügung

* Jürgen Jäger ... ist Product Manager bei Cadence und verantwortlich für FPGA-basierende Prototyping-Produkte.

24

steht, zu beginnen. Genau hier kommen FPGA-basierende Prototypen ins Spiel. In den frühen Phasen, wenn das Design noch am wachsen und instabil ist, wird sehr viel simuliert. Es kommt jedoch ein Punkt, an dem ein Simulator nicht mehr schnell genug ist und die Laufzeiten zu lange werden. Dann werden häufig Simulationsbeschleuniger und Emulatoren eingesetzt. Wird das Hardwaredesign stabiler, fängt parallel dazu die Embedded-Software-Entwicklung an. Das ist auch der richtige Zeitpunkt, um den FPGA-Prototypen ans Laufen zu bekommen und so den Softwareentwicklern ein Werkzeug in die Hand zu geben, um ihre Arbeit effizient machen zu können.

Herausforderungen: Wo Licht ist, fällt auch Schatten Die größte Herausforderung mit FPGA Prototypen ist, dass es ganz einfach viel zu lan-

ge dauert das ASIC-Design in Multi-FPGAs zu implementieren und korrekt ans Laufen zu bringen. Oft kann es 3 bis 6 Monate dauern, bis der Prototyp wirklich einsatzbereit ist. Die Hauptgründe dafür sind: „ RTL (Verilog, System Verilog, VHDL), welches für ein ASIC-Design geschrieben wurde, kann oft nicht so einfach in FPGAs kompiliert werden, oft ist Überarbeitung oder gar ein Umschreiben nötig. Die am häufigsten auftretende Probleme, die FPGAs nicht direkt verarbeiten können, sind „gated clocks“, „latches“, „tristates“, usw. „ Die Umsetzung der ASIC-Memories in FPGA-Memories kann viele Wochen dauern. „ Normalerweise passen ASIC-Designs nicht in ein einzelnes FPGA. Das Design muss also partitioniert und, weil nicht genug Verbindungen zwischen den FPGAs vorhanden sind, noch mit pin-multiplexing Logik versehen werden. Ganz schnell sind wieder 2 bis 4 Wochen vergangen. Nachdem all diese Änderungen vorgenommen wurden, muss anschließend überprüft werden, ob die Funktionalität des Originaldesigns überhaupt noch vorhanden ist. Ehe man sich versieht sind etliche Monate vergangen – Zeit, die ein Softwareentwickler hätte nutzen können, wenn nur der Prototyp früher zur Verfügung gestanden wäre.

Mit dem richtigen Werkzeug wird Alles viel einfacher Die Lösung ist, die herkömmlichen FPGAEntwicklungsmethoden und -werkzeuge zu vergessen und eine Methode zum Einsatz zu bringen, die auf einem soliden und effizienten ASIC-Verifikationsablauf basieren. Dieser Ansatz, der in dem ein Protium System der Firma Cadence zum Einsatz kommt, beschleunigt alle beschriebenen Phasen des Prototypenaufbaus und reduziert die Zeit zum funktionierenden Prototypen erheblich. Es fängt damit an, dass zur Kompilierung ein ASIC-Synthesewerkzeug verwendet wird, das gleichzeitig auch alle inkompatiblen Tei-

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

DEBUGGING & TEST // SOFTWAREENTWICKLUNG

T H R E A D

ALL YOU

NEED IN AN RTOS Source Code No Royalties Small Footprint

IEC-61508 • IEC-62304

Protium Kompilierungsablauf: Ein ASIC-Synthesewerkzeug konvertiert inkompatible Bereiche wie „gated clocks“, „latches“, etc. wie auch Memories bei der Implementierung ins FPGA automatisch.

le automatisch konvertiert, inklusive „gated clocks“, „latches“, etc.. Diese Kompilierungssoftware wandelt ebenso ASIC-Memories in FPGA-Memories um. Gleich zu Beginn können so mehrere Wochen Zeitaufwand eingespart werden. Auch die Partitionierung in mehrere FPGAs geschieht vollautomatisch und dauert, je nach Größe des Designs, wenige Stunden oder Tage. Bevor jetzt das Design in die nach wie vor etwas zeitaufwendige place & route Phase geht, gibt es die Möglichkeit, die korrekte Funktion des Designs in einer „post partition validation“ in einem Simulator oder Emulator zu validieren. Die Vorteile liegen auf der Hand: anstelle viele Stunden zu warten bis das place & route fertig ist, kann die Funktionalität innerhalb weniger Minuten überprüft und gegebenenfalls korrigiert werden. Die Kombination all dieser Methoden und Technologien führt dazu, dass das FPGAPrototyp-System bereits nach wenigen Wochen, nicht erst nach vielen Monaten, produktiv eingesetzt werden kann.

Geschwindigkeit aus Kreativität, Innovation und Arbeit Natürlich ist schneller besser, wenn es um FPGA-Prototypen geht. Daher hat Protium mehrere Geschwindigkeitsoptionen: „ Im vollautomatischen Modus wird alles, mitsamt FPGA-bitfile-Generierung, auf Knopfdruck durchgeführt. Das Ergebnis ist ein funktionaler Prototyp mit guter Taktrate innerhalb weniger Wochen oder gar Tage. „ Nun, da die Software-Entwickler das System schon nutzen, kann die Taktrate weiter

optimiert werden. Das erfordert Kenntnisse über die Design Struktur, um Engpässe zu beheben. Das Ergebnis ist eine um bis zu 50% höhere Geschwindigkeit. „ Um in den Bereich von über 100MHz zu gelangen, was manchmal erforderlich ist, um Schnittstellen wie PCIe oder Ethernet direkt betreiben zu können, muss die „black-box“ Option angewandt werden. Dabei wird der Teil des Designs, der mit dieser Geschwindigkeit arbeiten muss, isoliert und getrennt vom restlichen Design auf maximale Geschwindigkeit hin optimiert. Alle Methoden können bei Bedarf kombiniert werden. Am Ende gilt die Frage, wie viel zusätzlicher Aufwand betrieben werden soll und ob das Ergebnis diesen teils erheblichen Mehraufwand rechtfertigt. In jedem Falle stehen alle diese Optimierungsmethoden zur Verfügung, falls sie benötigt werden. FPGA-basierende Prototypensysteme sind aus der heutigen ASIC- und Systementwicklung nicht mehr wegzudenken; sie sind die bevorzugte Methode zur frühen, pre-silicon Softwareentwicklung von digitalen SoCDesigns. Es gibt diejenigen, die sagen, dass es zu schwierig sei und zu lange dauere – was durchaus der Fall sein mag, wenn die falsche Methodik und die falschen Werkzeuge benutzt werden. Doch auf der anderen Seite rechtfertigen die Ergebnisse einen gewissen Aufwand. Und die richtigen Werkzeuge und das richtige Prototypensystem können den Aufwand erheblich reduzieren. // SG Cadence Design Systems +49(0)89 4563-0

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

25

Express Logic’s ThreadX RTOS has received TÜV Certification for functional safety, according to IEC-61508 and IEC-62304 standards. Now, use of ThreadX for safety-critical systems is easier than ever before. Ask us about our TÜV certification, and how it can help you meet IEC-61508 and IEC-62304 regulations.

YOUR EXTRAS Certification Pack™ Certification Fastest RTOS Automatic Event Trace

ADDITIONAL MODULES N E T TCP/IP with IPv4 & IPv6

F I L E Embedded FAT File System

U S B Host and Device Stack

G U I Embedded Graphics

T R A C E Real-Time Event Trace

For Information visit

WWW.RTOS.COM

+49 5143-911303

PROGRAMMIERBARE LOGIK // TESTSYSTEME

Vereinfachter ‘Hot’-Test eingebetteter Systeme mittels Zynq SoC Dieser Beitrag gibt eine kurz gefasste Anleitung zur Vereinfachung des thermischen Testens eines optischen High-Speed-Transceiver-Moduls durch Einsatz des Zynq SoC und von Xilinx IP-Kernen. LEI GUAN *

* Lei Guan ... arbeitet bei den Bell Laboratories von Alcatel Lucent Ireland ([email protected]).

26

Bilder: Xilinx

D

ie Übertragungsgeschwindigkeit der in Datenzentren eingesetzten optischen Transceiver-Module erreicht immer höhere Werte. Damit steigt auch die Temperatur jedes Chassis im Datenzentrum – und zwar dramatisch. Dieser Temperaturanstieg wird umso gravierender, wenn mehrere dieser Module in Racks übereinander gestapelt sind und diese wieder von weiteren Racks flankiert werden. Diese sich gegenseitig verstärkenden Temperaturanstiege können bewirken, dass einzelne Chips ihre vorgeschriebenen thermischen Grenzen überschreiten und katastrophale Ausfälle auslösen. In vielen Fällen betrifft das sogar das Datenzentrum als Ganzes. Es ist also angebracht, die optischen Transceiver-Module von Anfang an so auszulegen, dass sie ihre thermischen Eigenschaften vorbeugend einbeziehen. Ihre Entwickler müssen sich eingehend mit allen Wärmequellen auf der Ebene der Module und sogar der Racks befassen und diese mit effektiven Kühlmaßnahmen gegen Ausfälle sichern. Zum Test der thermischen Eigenschaften optischer Module haben die Entwickler traditionell die Wahl zwischen zwei Alternativen. Entweder man nutzt einen komplizierten Netzwerk-Datengenerator zur Erstellung von High-Speed- (10 Gb/s) Links und testet damit die thermischen Eigenschaften der Module. Oder man verwendet einen "thermisch äquivalenten" Modul mit voreingestellten Werten für Spannung und Strom, um die thermische Situation angemessen nachzubilden und das thermische Verhalten ohne den Einsatz eines realen High-Speed-Datenverkehrs zu evaluieren. Keines dieser Verfahren ist optimal. Im ersten Fall bedingt dies eine kostspielige

Blockdiagramm: Schematische Darstellung des vorgeschlagenen Systems mit zugehörigem Verbindungsbeispiel.

Operation, wegen des Einsatzes des professionellen High-Speed Netzwerk-Datengenerators. Die zweite Methode hingegen ist zu unscharf und abstrakt, weil ein thermisch äquivalenter Modul die durch das Schaltverfalten induzierten Temperaturvariationen nicht vollständig darstellen kann Ein Entwicklerteam bei den Bell Laboratories von Alcatel Lucent Ireland hat diesen Prozess durch den Einsatz einer Zynq-7000 All Programmable SoC-Plattform mit XilinxIP-Kernen radikal vereinfacht - mit demselben Ergebnis. Ein genauerer Blick auf den Messaufbau zeigt das stark vereinfachte Testprinzip.

Pre-Design-Analyse und Wahl der Bauelemente Das Grundprinzip dieser Methode des thermischen Testens besteht in der kontinuierlichen Stimulierung des optischen XFP-Transceivers mit 10-Gb/s-Daten, wobei mit Hilfe einer Infrarot- (IR) Kamera die Temperaturvariationen verfolgt und charakterisiert werden. Als Entwicklungsplattform wurde das Xilinx ZC706 Evaluation Board gewählt, weil

die GTX-Transceiver der Hauptkomponente, eines Zynq-7000 SoC XC7Z045 (Speed Grade -2), Datenübertragungen mit 10 Gb/s auf einer Leitung ohne weiteres bewältigen können. Der Zynq-SoC-Baustein enthält ein Prozessorsystem (PS) auf der Basis eines ARMKerns und einer programmierbaren Logik (PL) mit dem Kintex-7-FPGA. Zu Anfang reichen die Ressourcen der Programmierbaren Logik vollständig aus, um die Duplex-Datenübertragung mit 10 Gb/s auszuführen. Im weiteren Verlauf kann man dann das Prozessorsystem nutzen, um bestimmte User-Datenmuster zu erzeugen, falls diese in Zukunft benötigt werden. Die für die thermische Messung zuständige Lab-Gruppe nutzte ein Finisar XFP-Evaluation-Board als Housing für den optischen Transceiver. Dieses Board (FDB-1022) fungiert als leistungsfähiger Host zur Bewertung der neuesten optischen 10-Gb/s XFP-Transceiver. Dabei werden SMA-Verbinder für die differenziellen Ein- und Ausgänge eingesetzt. Das Board lässt sich so konfigurieren, dass es die direkte Verbindung mit einem 1/64 Takt (entsprechend 156,25 MHz = 10

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

PROGRAMMIERBARE LOGIK // TESTSYSTEME

GHz/64) über die SMA-Verbinder zur Taktung des Moduls erlaubt.

Ablauf – Systemdesign und Systemtest Bei unserer Entwicklung starten wir mit dem IBERT-Kern (integrated bit error ratio), der zur Mustergenerierung und Verifizierung der GTX-Transceiver auf dem Zynq SoC eingesetzt wird. Dann erstellen wir zum geeigneten Routen des Designs eine in der Phase abgeglichene Taktverteilungseinheit, die auf dem Mixed-Mode Clock Manager (MMCM) Kern basiert, und zum simultanen Takten beider GTX-Transceiver auf dem FPGA und des optischen Transceivers auf dem XFPEvaluation-Board dient. In diesem Projekt werden die älteren Tools der Xilinx ISE Design Suite eingesetzt. Der Prozess verläuft in drei Schritten. Schritt 1 besteht in der Erstellung eines IBERT-Kerns mit dem CORE Generator Tool. Dabei kommen folgende Einstellungen für den GTX (ChipScope Pro) IBERT-Kern der IBERT-Serie 7 zum Einsatz. Der Takt für das IBERT-System kommt aus einer externen Taktquelle auf dem Board, ein differenzieller 200-MHz-Takt am P-Pin H9 und am N-Pin G9. Der GTX-Taktmodus ist unabhängig für QUAD 111, und die Line-Rate wird auf Max (10 Gb/s) gesetzt. Der Referenztakt für den GTX wird auf Ref - clk = 156,25 MHz eingestellt, und die Refclk-Quelle auf MGTREFCLK1 111. Schritt Zwei involviert die Erstellung eines MMCM-Kerns mit dem CORE-Generator. Dabei ist zu beachten, dass die Clocking-Wizard-Settings des Tools richtig gewählt werden. Dazu werden als Takteigenschaften die Einstellungen Frequenzsynthese und Phasenabgleich gewählt. Der Eingangstakt muss derselbe sein wie der Systemtakt auf dem Board (200 MHz). Der abgeleitete Takt des Zielsystems wird auf 156,25 MHz mit 50 Prozent Taktverhältnis eingestellt. Zwei externe Signale werden zur Steuerung und als Indikator des MMCM-Kerns genutzt: RESET und LOCKED. Der dritte Schritt besteht im Zusammenstellen aller Elemente mit den XilinxTools. In diesem Projekt wird dazu die ISE Design Suite 14.4 eingesetzt. Zu einem späteren Zeitpunkt soll es auf die Vivado Design Suite umgestellt werden, um die Performance des Chips zu maximieren. Zunächst wurde also ein neues Projekt mit ISE erstellt. Dann wurden die Ordner des IBERT-Kerns (example_ibert_gtx.vhd, ibert_ gtx_top.ucf, ibert_core. ngc and icon_zynq. ngc) auf dieses ISE-Projekt verlagert. Anschließend wurde mmcm_core. vhd aus dem MMCM-Kern Ordner (Schritt 2) zum ISE-Projekt hinzugefügt. Dabei wurde example_

Screenshot: Die in diesem Design verwendeten Einstellungen in ChipScope Pro.

ibert_gtx.vhd als Top-Modul verwendet, und zwar instanziiert als mmcm_core, und es wurden drei neue Signale (CLK_OUTPUT_P, CLK_OUTPUT_N und LED_REFCLK) zum Design hinzugefügt, mit entsprechenden PinZuordnungen in ibert_gtx_top.ucf. Nach der Generierung der .bit-Datei ist das FPGA-Design fertig zur Anregung des optischen XFP-Transceivers über einen 10-Gb/sLink. Dazu werden die beiden Boards wie in Bild 1 gezeigt verbunden. Dann wird ein ChipScope Pro Analyzer geöffnet und das System mit der eben erstellten .bit-Datei konfiguriert. Anschließend bewirkt man mit einem Doppelklick auf die IBERT Console das Erscheinen eines neuen graphischen NutzerInterface (wie in Bild 2 dargestellt). In diesem Schirm kann man nun die thermische Performance des optischen Transceivers im Detail evaluieren, indem man auf die vordefinierten Datenmuster, etwa Clk 2x (1010….), und die binären Pseudorandom-Sequenzen (PRBS) abstimmt. Mit den Xilinx-Kernen und dem ZC706 Evaluation-Board ist es somit sehr einfach, eine Testplattform zur Evaluierung von optischen Highspeed-Transceivern aufzubauen. Das hier gezeigte Design beschreibt die Evaluierung nur eines XFP-Moduls. Das Verfahren lässt sich jedoch entsprechend auch als Designmethode zur schnellen Erstellung eines Logikkerns zum Test mehrerer Transceiver verwenden. // SG

21.-23. Oktober 2015 Technologie- und Anwenderkongress Jetzt anmelden: ni.com/vip

Xilinx +49(0)89 930880

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

27

©2014 National Instruments. All rights reserved. National Instruments, NI, and ni.com are trademarks of National Instruments. Other product and company names listed are trademarks or trade names of their respective companies. 22438

PROGRAMMIERBARE LOGIK // GLEITKOMMA-BERECHNUNG

Gleitkomma-Berechnungen hoher Performance besser verstehen Wie lässt sich die Performance von DSP-, GPU- und FPGA-Architekturen auf Basis ihrer FLOPS-Werte vergleichen? Altera gibt Auskunft.

Bild: Altera

MICHAEL PARKER *

Bild 1: Gleitkomma-DSP-Blockarchitektur in FPGAs

D

SPs, GPUs und FPGAs dienen als Beschleuniger für viele CPUs und bieten Vorteile bei Performance und Energieeffizienz. Bei der Vielzahl vorhandener Rechenarchitekturen benötigen Entwickler eine einheitliche Methode zum Vergleich dieser beiden Werte. Üblich ist die Messung der Gleitkomma-Operationen pro Sekunde (FLOPs; Floating-Point Operations per Second), wobei ein FLOP als Addition oder Multiplikation einer Zahl mit einfacher (Single 32-Bit) oder doppelter (Double 64-Bit) Genauigkeit entsprechend des Standards IEEE 754 definiert ist. Alle höhergeordneten Funktionen wie Division, Quadratwurzel und Trigonometrie lassen sich aus Addierern und Multiplizierern erstellen. Da diese Operatoren und andere gängige Funktionen wie die Fast-Fourier-Transformation (FFT) und Matrix-Operatoren sowohl Addierer als auch Multiplizierer erfordern, besteht in allen die-

* Michael Parker ... ist Principal DSP Product Planning Manager bei Altera

28

sen Architekturen häufig ein Verhältnis von 1:1 zwischen beiden. Wie lässt sich nun die Performance von DSP-, GPU- und FPGA-Architekturen auf Basis ihrer FLOPS-Werte vergleichen? Der FLOPS-Spitzenwert wird durch Multiplikation der Summe von Addierern und Mulitplizierern mit der maximalen Betriebsfrequenz berechnet. Damit ergibt sich der theoretische Grenzwert für Berechnungen. Dieser wird in der Praxis nie erreicht, da es generell nicht möglich ist, Algorithmen so zu implementieren, dass sie alle Recheneinheiten gleichzeitig beschäftigen. Die Zahl bietet jedoch einen guten Anhaltspunkt für Vergleiche.

DSP-GFLOPS-Performance auf Basis des DSP TMS320C667x Betrachten wir zuerst die DSP-GFLOPSPerformance. Dazu wurde ein DSP von Texas Instruments gewählt: der TMS320C667x. Er enthält acht DSP Cores, wobei jeder Core über zwei Verarbeitungs-Subsysteme verfügt. Jedes Subsystem enthält vier SinglePrecision Gleitkomma-Addierer und vier Single-Precision Gleitkomma-Multiplizierer. Dies entspricht insgesamt 64 Addierern und

64 Multiplizierern. Die schnellste Version läuft mit 1,25 GHz und bietet somit maximal 160 GFLOPs (Bild 2, siehe ELEKTRONIKPRAXIS.de; Sucheingabe: 43586812). GPUs sind äußerst beliebte Bausteine – vor allem für die Bildverarbeitung. Einer der leistungsfähigsten ist NVIDIAs Tesla K20. Der Baustein basiert auf CUDA Cores, die jeweils aus einer Single-Gleitkomma Multiplizier-/AddierEinheit bestehen. Sie führt pro Taktzyklus in Single-Precision Gleitkomma-Konfiguration aus. In jeder Streaming Multiprocessor (SMX) Processing Engine finden sich 192 CUDA Cores. Der K20 enthält derzeit 15 SMX, obwohl nur 13 zur Verfügung stehen (aufgrund der Prozessausbeute). Damit stehen insgesamt 2496 CUDA Cores zur Verfügung (mit 2 FLOPs pro Taktzyklus), die mit maximal 706 MHz betrieben werden. Die Single-Precision Gleitkomma-Performance beträgt damit insgesamt 3520 GFLOPs (Bild 3, siehe ELEKTRONIKPRAXIS.de; Sucheingabe: 43586812). FPGA-Anbieter wie Altera bieten in ihren Bausteinen nun Gleitkomma-Engines in Hardware. Ein Single-Precision GleitkommaMultiplizierer und -Addierer wurde in die Hard-DSP-Blöcke der programmierbaren Logikstruktur integriert. Ein mittelgroßer FPGA der Altera FPGA-Serie Midrange Arria 10 ist der 10AX066. Er bietet 1678 DSP-Blöcke, von denen jeder 2 FLOPs pro Taktzyklus bereitstellt, was insgesamt 3376 FLOPs pro Taktzyklus ergibt. Bei einer Taktfrequenz von 450 MHz (für Gleitkomma; die FestkommaModi sind höher) stehen somit 1520 GFLOPs bereit. Über eine ähnliche Berechnung kommt Altera auf 10.000 GFLOPs oder 10 TeraFLOPs Single-Precision-Performance bei den FPGAs Highend Stratix 10. Dies wird durch eine Kombination aus höherer Taktrate und größeren Bausteinen mit wesentlich mehr DSP-Rechenressourcen erzielt (Bild 1). Gleitkomma-Routinen stehen in FPGAs schon immer über die programmierbare Logik dieser Bausteine zur Verfügung. Damit lässt sich ein beliebiger Präzisionsgrad implementieren, der nicht auf Single und Dou-

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

PROGRAMMIERBARE LOGIK // GLEITKOMMA-BERECHNUNG

ble Precision begrenzt ist. Altera bietet sieben verschiedene Gleitkomma-Präzisionsgrade.

Synthese-Technik „Fused Datapath“ von Altera Die Bestimmung der Gleitkomma-Spitzenperformance eines FPGA mit programmierbarer Logik ist jedoch nicht immer ganz einfach. Für jedes Altera-FPGA bezieht sich dieser Wert nur auf die Fähigkeit der HardGleitkomma-Engines. Dabei wird angenommen, dass die programmierbare Logik nicht für Gleitkomma-Funktionen sondern für andere Teile des Designs verwendet wird, z.B. für die Datensteuerungs- und Scheduling-Schaltkreise, I/O-Schnittstellen, interne und externe Speicherschnittstellen und andere Funktionen. Mehrere Faktoren erschweren die Berechnung der Gleitkomma-Performance, wenn programmierbare Logik verwendet wird. Die Menge an Logik, die für einen Single-Precision Gleitkomma-Multiplizierer/-Addierer erforderlich ist, lässt sich über die Gleitkomma-IP-Anleitung (Intellectual Property) des FPGA-Herstellers ermitteln. Darin ist jedoch eine wichtige Information nicht aufgeführt: die erforderlichen Routing-Ressourcen. Um Gleitkomma-Funktionen umzusetzen, sind große Barrel Shifter erforderlich, die hohe Mengen programmierbarer Routing-Ressourcen benötigen (Verbindungen zwischen den programmierbaren Logikelementen). Alle FPGAs verfügen über eine bestimmte Anzahl dieser Verbindungen, um die Logik zu unterstützen. Sie basiert auf dem Bedarf eines typischen Festkomma-FPGA-Designs. Leider benötigen Gleitkomma-Funktionen wesent-

lich mehr Verbindungen als FestkommaDesigns. Wird eine einzelne GleitkommaFunktion erstellt, kann sie auf die RoutingRessourcen im allgemeinen Bereich der Logikelemente zugreifen. Sind jedoch viele Gleitkomma-Operatoren zusammen gebündelt, tritt eine Routing-Überlastung ein. Dabei verringern sich die erzielbaren Taktraten erheblich und die Logiknutzung ist wesentlich höher als bei einem vergleichbaren Festkomma-FPGA-Design. Altera bietet seine eigene Synthese-Technik, genannt „Fused Datapath“, die diese Belastung verringert und die Umsetzung großer GleitkommaDesigns in der Logik-Fabric ermöglicht. Dabei werden Festkomma-27x27-Multiplizierer für Single Precision oder 54x54 für Double Precision verwendet. Hinzu kommt, dass die FPGA-Logik nicht vollständig genutzt werden kann. Da das Design einen großen Teil der verfügbaren Logik-Ressourcen einnimmt, verringert sich die Taktrate oder fMAX, bei der die Timing Closure erreicht wird – bis schließlich die Timing Closure überhaupt nicht mehr erzielt werden kann. In der Regel können 70 - 90% der Logik genutzt werden. Bei kompakten Gleitkomma-Designs liegt dieser Wert eher am unteren Ende dieses Bereiches. Aus diesem Grund ist es nahezu unmöglich, die Gleitkomma-Kapazität eines FPGAs zu berechnen, wenn dessen programmierbare Logik dafür verwendet wird. Am besten werden Benchmark-Gleitkomma-Designs erstellt, die den Timing-Closure-Prozess beinhalten. Alternativ kann der FPGA-Hersteller solche Designs anbieten, was die Abschätzung der FPGA-Performance und Möglichkeiten vereinfacht. Altera bietet Bench-

mark-Designs für 28-nm-FPGAs, die grundlegende und komplexe GleitkommaDesigns abdecken. Die veröffentlichten Ergebnisse zeigen, dass sich mit 28-nm-FPGAs mehrere Hundert GFLOPs für einfache Algorithmen wie FFTs und etwa 100 GFLOPs für komplexe Algorithmen wie QR und CholeskyZerlegung erzielen lassen. Fazit: FPGAs mit Gleitkomma-DSP-Blöcken in Hardware bieten heute eine SinglePrecision Performance von 160 bis 1.500 GFLOPs in Midrange-Bausteinen und bis zu 10.000 GFLOPs in Highend-Bausteinen wie Altera Stratix. Diese GFLOPs-Spitzenwerte werden mit der gleichen transparenten Methode berechnet, wie sie bei CPUs, GPUs und DSPs angewendet wird. Diese Methode bietet Entwicklern eine zuverlässige Technik für einen Vergleich der maximalen GleitkommaRechenleistung verschiedener Architekturen. Die nächste Vergleichsstufe sollte auf einem repräsentativen Benchmark-Design basieren, das auf der Plattform umgesetzt ist. Für FPGAs ohne Gleitkomma-Schaltkreise in Hardware ist die vom Anbieter berechnete theoretische GFLOP-Leistung eher unzuverlässig. Jeder FPGA-Gleitkomma-Bedarf über 500 GFLOPs, der mit Logik-Ressourcen bedient werden soll, muss dringend hinterfragt werden. In diesem Fall ist ein repräsentatives Benchmark-Design erforderlich, um einen Vergleich durchführen zu können. Der FPGAKompilierungsbericht mit Logik-, Speicherund Ressourcennutzung sowie die erzielte Taktrate sollten ebenfalls bereitgestellt werden. // MK Altera +49(0)8932 18250

INTERNET DER DINGE // SYSTEM ON MODULES

Wie System-on-Modules Mobilität in das Internet der Dinge bringen Kunden fordern immer häufiger Lösungen für mobile Anwendungen. Ein Grund für Denx auf die System-on-Modules von Technexion zurückzugreifen. Warum, verrät dieser Beitrag.

chnixikon Bild: Denx/Te

ANDREAS WIDDER *

D

er Linux-Spezialist DENX Computer Systems hat die umfangreiche Produktfamilie der PICO System on Modules (SoMs) von Technexion in den Lieferumfang aufgenommen. Denn die PICO SoMs kombinieren eine kleine Form mit hoher Leistungsfähigkeit. Die neuen SoMs überzeugen durch die hohe Leistungsfähigkeit bei minimalem Platzbedarf und ermöglichen durch die Entwicklungsplattform DWARF (DWARF steht für Drones, Wearables, Appliances, Robotics und Fun) einen reibungslosen Start mit der neuen Architektur. Dadurch lässt sich die schnelle Markteinführung von Anwendungen des mobilen Internets der Dinge (Internet of Things; IoT), Wearables oder mobile Terminals für industrielle Anwendungen realisieren.

Entwicklungsplattform DWARF von Technexion: DWARF steht für Drohnen, Wearables, Haushaltsgeräte, Robotik und Fun.

Die System on Modules basieren auf Freescales A9 i.MX6 Die System on Modules basieren auf dem ARM-Cortex-Prozessor A9 i.MX6 von Freescale und setzen auf transparent verfügbare Schnittstellen und Multimediafunktionalität. Darüber hinaus lässt sich das Edison-IoTModul von Intel für Erweiterungsoptionen nutzen. Technexion liefert die Systeme mit Linux 3.x, Yocto, Android und Ubuntu-Support für den schnellen Start der Entwicklungsarbeit am Projekt. Denx vertreibt aber nicht nur das PICO-Portfolio sondern unterstützt Kunden auch mit Entwicklungsdienstleistungen. Die kostengünstigen System on Modules PICO-IMX6-EMMC mit einem 4GB eMMC und PICO IMX6-SD mit einem SDCard-Slot nutzen die Solo-/Dual-Lite Derivate des i.MX6-Multimediaprozessors und eignen sich durch die Abmessungen von lediglich 36 mm x 40 mm für Anwendungen mit kleinstem Formfaktor, die auf hohe Datenübertragungsraten angewiesen sind. Sie sind

* Andreas Widder ... ist Geschäftsführer bei Denx Computer Systems

30

kompatibel mit dem Edison-Basisboard von Intel und bieten Schnittstellenvielfalt mit PCIe, RGMII LAN, USB, sowie 24 Bit TTL Display, LVDS, HDMI und MIPI-CSI-Kamera und MIPI-DSI-Display-Optionen.

Für Drohnen, Wearables, Haushaltsgeräte, Robotik und Fun Das PICO-IM6POP-EMMC- und PICOIM6POP-SD-System-on-Module setzt auf Freescales Multimedia-Prozessoren i.MX6 Package-on-Package (POP) und bedient ein umfangreiches Portfolio an Anwendungen, die Energieeffizienz und einen kleinen Formfaktor erfordern. Diese SoMs sind wahlweise mit dem i.MX6-Dual- oder Quad-Prozessor und mit Low-Power-DDR2-Speicher ausgestattet. Die CPU ist auf einem Formfaktor von lediglich 12 x 12 mm2 mit 0,4 Pitch untergebracht, so dass sich diese Referenzdesigns für mobile Consumer-Anwendungen mit wenig Platz eignen. Schnittstellenvielfalt

und Kompatibilität ist wie in den PICO IMX6 gegeben. Die Entwicklungsplattform PICO DWARF bietet zudem etliche Sensor-Anschlussmöglichkeiten für die PICO System on Modules. Technexion liefert Schaltpläne, Design-Files, Board-Files und Stücklisten zu der DWARF-Plattform, so dass der Entwickler ohne zeitaufwändiges Prototyping in die schnelle Entwicklung von Internet-of-ThingsAnwendungen für Consumer und Industrie einsteigen kann. Fazit: Für die schnelle Entwicklung mobiler IoT-Anwendungen bieten die PICO-SoMs dank geringer Maße, Schnittstellenvielfalt und Open Soure-Entwicklungsumgebungen beste Voraussetzungen. Durch detaillierte Dokumentation lassen sich alle System on Modules einfach mit den Design-Anforderungen der Kunden in Einklang bringen. // MK Denx +49(0)8141 363670

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

INTERNET DER DINGE // ENTWICKLUNG

CADENCE TENSILICA DSPS

Verbesserte Spracherkennung

IoT- und Mobilgeräte mit Spracherkennung sind meist dauerhaft in Betrieb. CSpotter ist eine spezielle Spracherkennungssoftware für diese Systeme, die auf Sprachbefehle wartet und Syste-

me bei Schlüsselwörtern in den aktiven Zustand versetzt. CSpotter unterstützt 32 Sprachen und richtet sich insbesondere an Hersteller, die ihre Systeme weltweit vermarkten. Die Software ist auf die Anforderungen der weit verbreiteten Tensilica-Hifi- und TensilicaFusion-DSPs zugeschnitten. Speziell die ultra-low-energy-Reihe Fusion eignet sich für mobile Spracherkennungssysteme dank des geringem Footprint.

n e b a h r i W e d n e s s a die p ! e r ü t k e l n Pause

Cadence

NEEK

Evaluation Kit für MAX-10-FPGAs Altera präsentiert die zweite Generation seines Nios II Embedded Evaluation Kit (NEEK), das nun mit dem nicht-flüchtigen MAX® 10 FPGA und dem Nios II Soft-Core Embedded-Prozessor ausgestattet ist. Das Kit wurde von Altera und seinem BoardPartner Terasic entwickelt. Das MAX 10 NEEK enthält ein MAX 10 FPGA-basiertes Board mit einem 7''-/5-Point MultiTouch Display. Entwickler können aus einer Reihe von Netzwerk-, Audio-, Video- und Bildverarbeitungs-Referenzdesigns

auswählen und Beispielapplikationen mit einer Fingerberührung starten. Das Evaluierungskit bietet umfangreiches Zubehör, um den HMI-Betrieb (Mensch-MaschineSchnittstelle), Bildverarbeitungs- und Überwachungsaufgaben zu verbessern, darunter eine 8-Megapixel MIPI CSI-2 Kamera, HDMI, einen Feuchtigkeits- und Temperatursensor, einen 3-Achsen-Beschleunigungssensor und ein integriertes Mikrofon. Altera

CORTEX-A5-MPUS

Sehr niedriger Stromverbrauch

Die Cortex-A5-basierten MPUs SMART SAMA5D2 von Atmel werden im Retention-Modus unter Beibehaltung des DDR Kontextes auf unter 200 µA, im ultra-fast wake-up-Modus auf 30µs, und in

einem Backupmodus mit selfrefresh-DDR auf nur 50µA ausgeliefert. Für gute Systemintegration verfügt die Reihe zusätzlich über ein Audio-Subsystem sowie eine niedrigere Anzahl an Pins und ein kompaktes Gehäuse für Applikationen mit begrenztem Platz. Die eingebauten Sicherheitslösungen auf PCI-Level zielen vor allem auf eine Verwendung für industrielle IoT-Anwendungen, Wearables sowie Pointof-Sale (POS)- Applikationen.

Alle Ausgaben im Heftarchiv unter

www.elektronikpraxis.de/heftarchiv

Atmel

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015 www.vogel.de

INTERNET OF THINGS // DIGITALE SIGNALPROZESSOREN

Vernetzte Audiosysteme mit heterogenen Multicore-Prozessoren Der Anspruch an Systeme, Datensignale über große Entfernungen zu übertragen und verarbeiten hat heutzutage massiv zugenommen. Der ADSP-SC58x bietet hierfür eine leistungsstarke Einchip-Lösung.

Bilder: Analog Devices

ERIC GREGORI *

Bild 1: Ein auf dem ADSP-SC584 basierendes EAVBSystem.

D

er Markt für vernetzte Audio-Produkte hat in den vergangenen zwei Jahrzehnten einen regelrechten Boom erlebt. Den Prozess, Audio (komprimiert oder als Roh-Daten) über ein digitales Medium zu übertragen und für optimalen Hörgenuss aufzubereiten, findet man im Automotive Bereich, bei Industrie-Anwendungen, im Gesundheitswesen sowie in der Kommunikationstechnik und der Unterhaltungselektronik.

* Eric Gregori ... ist Prozessor-ApplikationsIngenieur bei Analog Devices

32

Dieser Prozess erfordert zwei einzigartige und spezifische Systeme. Eine CPU, auf der die Kommunikationsstacks ausgeführt werden, und einen DSP zur Verarbeitung der Audiodaten. Herkömmliche Systeme nutzten für diese Aufgaben zwei separate ICs. Der ADSP-SC58x aus der SoC-Prozessorfamilie von Analog Devices beinhaltet einen ARM A5 Core, auf dem die Kommunikationsstacks ausgeführt werden und zwei SHARC DSPCores zur Verarbeitung der Audiodaten. Für Konnektivität unterstützt der Prozessor ADSP-SC58x verschiedene Schnittstellen wie USB, Ethernet, PCIe und SDIO (für Wifi). Eine interessante Entwicklung existiert in Automobil- und Pro-Audio Anwendungen, in denen durch Nutzung eines Ethernet Netz-

werkes Daten innerhalb des Automobils oder Studios transportiert werden. „Ethernet Audio Video Bridging“ (EAVB) ist ein relativ neuer Standard, den verschiedene Märkte zur Übertragung von Daten über das Ethernet Netzwerk nutzen. Beim Einsatz von EAVB zum Transport von Daten können digitale Audioströme aus der Head Unit im vorderen Teil des Fahrzeugs an den Verstärker im hinteren Fahrzeugteil geschickt werden. Audiodaten von Mikrofonen in einem Studio können an den Mischer geschickt werden und auf verschiedene Studio-Monitore verteilt werden. Der EAVB-basierte Audioverstärker ist ein Beispiel eines Systems der professionellen Audiotechnik, das sowohl Netzwerkanbin-

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

INTERNET OF THINGS // DIGITALE SIGNALPROZESSOREN

dung als auch digitale Signalverarbeitung erfordert. In einem typischen EAVB-basierten Verstärker wird auf der CPU der EAVBStack für die Netzwerkanbindung ausgeführt, während die Audioalgorithmen auf einem DSP verarbeitet werden.

Ein EAVB-System mit heterogenem Multicore-Prozessor Bild 1 zeigt ein auf dem ADSP-SC584 basierendes EAVB-System. Der heterogene Multicore-Prozessor ADSP-SC58x (alles im grau unterlegten Bereich) verfügt über genügend Rechenleistung, die das System benötigt und beinhaltet die für diese Anwendung am häufigsten verwendeten Schnittstellen. Der integrierte Gigabit Ethernet MAC überträgt die Ethernet-Pakete über DMA (Direct Memory Access) direkt in das externe L3 DDR Memory. Der EAVB-Stack, der auf dem ARM A5 Core ausgeführt wird, verarbeitet die Pakete, extrahiert die Audiodaten und schreibt die Audiodaten blockweise ins interne L2 SRAM. In Bild 1 sind die SHARC-Cores so konfiguriert, dass sie die Audiodaten seriell verarbeiten. Auf dem ersten SHARC-Core können z.B. Algorithmen zur Signalaufbereitung ausgeführt werden. Der verarbeitete Audio-

ADSP-SC584-Evaluierungsboard: Der ADSP-SC584 basiert auf zwei SHARC+ DSP-Kernen sowie einem ARM-Cortex-A5-MCP mit bis zu 450 MHz.

Datenblock wird an den zweiten SHARC-Core weitergeleitet auf dem dann die Daten in Lautstärke- oder Mischer-Algorithmen verarbeitet werden. Die resultierenden Audiodaten werden über den synchronen seriellen

Port (SPORT) durch das Digital Audio Interface (DAI) an den D/A-Wandler ADAU1962 übertragen. Ein heterogenes SoC maximiert die Effizienz, indem es Verarbeitungsknoten nutzt (z.B. CPU und DSP), die auf den auszuführenden Code ausgelegt sind. Der ARMCortex-A5-Core ist optimiert für den Datentransport und eine effizienzte Ausführung von Programm-Verzweigungen und damit genau auf das, was ein Kommunikationsstack wie EAVB benötigt. Weniger geeignet ist der Cortex-A5-Core für parallele Fließkommaoperationen, wie sie in vielen Audioalgorithmen benötigt werden. Der SHARC DSP-Core jedoch ist für die effiziente Ausführung von mehreren, parallel auszuführenden Fließkommaoperationen, wie von Audioalgorithmen verlangt, optimiert. Zur Maximierung der Effizienz greift der Audioalgorithmus auf Audiodaten im internen L1 SRAM zu und gibt das Ergebnis in L1 SRAM aus. Der Prozessor ADSP-SC58x greift auf den 640KB großen L1 SRAM Speicher pro SHARC-Core mit der Core Taktrate von bis zu 450 MHz zu und verfügt damit über genügend Single-Cycle Speicher für die meisten Audioalgorithmen.

www.congatec.com [email protected] +49 (991) 2700-0

Sehen heißt verstehen.

congatec - Technologie für eine brillante Bildgebung.

conga-TC97 We

COM Express Hochleistungs-Modul Aktuellste Intel® Core™ Prozessoren Unterstützt IoT- und industrielle Interfaces Persönlicher Integrations-Support inklusive

simplify

the use of

embedded technology .

INTERNET OF THINGS // DIGITALE SIGNALPROZESSOREN

Bild 2: Blockschaltbilder der Trigger Routing Unit (TRU) und der Memory-zu-Memory DMA (MDMA) des ADSP-SC58x.

Da die SHARC-Cores zwei Zyklen benötigen, um auf das interne L2 SRAM (bis zu 225MHz) zuzugreifen, ist es empfehlenswert, die zu verarbeitenden Daten in L1 zu verschieben, um so eine höhere Leistungsfähigkeit zu erzielen. Die effiziente Übertragung von Daten zwischen diesen Verarbeitungsknoten ist entscheidend, um die optimale Leistungsfähigkeit des gesamten Systems aufrecht zu erhalten. Der Datentransport in einem Multicore-System erfolgt mit Hilfe der sog. Inter-Core Kommunikation (ICC). ICC erfordert zwei Prozesse, Übertragung von Daten und eine Möglichkeit zur Nachrichtenübermittlung. Wenn ein Knoten Daten zu einem anderen transferiert, wird per Nachrichtenübermittlung dem Empfangsknoten mitgeteilt, dass neue Daten verfügbar sind. In Bild 1 sendet der Ethernet MAC die empfangenen Daten direkt über DMA in den L3 Speicher, was die effizienteste Methode der Datenübertragung darstellt. DMA benötigt keine Rechenleistung der CPU für den Datentransfer, da dies mit Hilfe bestimmter Hardware erfolgt welche unabhängig vom CPU-Core ist. Nach dem Empfang eines vollständigen Pakets signalisiert der Ethernet MAC dem ARM-Core mit einem Interrupt, dass ein neues Paket im RAM verfügbar ist. Der EAVBStack liest die Audiodaten aus dem L3 Speicher und schreibt die extrahierten AudioDaten in den L2 Speicher. Lesen und Schreiben der Daten wird vom Core selbst durchgeführt und benötigt somit zusätzliche Rechenzeit, wodurch diese Methode die am wenigsten effiziente für die Übertragung von Daten darstellt.

Datentransfer und InterruptGenerierung vereint Nachdem der ARM-Core einen kompletten Audio-Frame ins L2 SRAM übertragen hat, signalisiert er dem SHARC1-Core, dass ein

34

Audio-Frame zur Weiterverarbeitung verfügbar ist. Dies geschieht mit Hilfe der TRU (Trigger Routing Unit). Bild 2 zeigt die TRU, welche auf Systemebene den Ablauf von Vorgängen steuert, ohne dabei Rechenleistung des Cores zu verwenden. Die TRU verbindet Trigger Master (Erzeuger von Triggersignalen) mit Trigger Slaves (Empfänger von Triggersignalen). Trigger Master und die Master Trigger Register (MTR) erzeugen die Triggersignale. Jeder Trigger Slave verfügt über ein Slave Select Register (SSR), das den Trigger Master eindeutig festlegt, von dem es das Triggersignal erhält. Die TRU kann verwendet werden, um verschiedene Ereignisse zu synchronisieren. Dazu werden mehrere Trigger Slaves dem gleichen Trigger Master zugeordnet oder mehrere Triggersignale vom Master gleichzeitig über das MTR verteilt. Software-Triggerung wird unterstützt, indem eine Trigger Master ID direkt in das MTR geschrieben wird. Sobald der SHARC1-Core über die TRU das Triggersignal vom ARM-Core erhält, startet er den Transfer der Audio-Daten vom L2 SRAM zum SHARC1 L1 SRAM über Memoryzu-Memory DMA (MDMA). Der MDMA-Controller des ADSP-SC58x kann ohne Mitwirkung der CPU Daten mit bis zu 1.800 MB/s übertragen und unterstützt vier unabhängige Kanäle. Wie in Bild 2 zu sehen, besteht jeder Kanal aus einem Quellen (Source) Controller, FIFOs und einem Ziel (Destination) Controller. Ein besonderes Leistungsmerkmal des ADSP-SC58x-Prozessors ist die Flexibilität seines MDMA-Controllers in Bezug auf Interrupt-Generierung. Ein MDMA-Transfer kann vom SHARC1-Core initiiert werden und am SHARC2-Core einen „Transfer Complete“ Interrupt erzeugen. Tatsächlich wäre er sogar in der Lage, zwei separate „Transfer Complete“ Interrupts zu generieren, von denen je

einer zu jedem der SHARC-Cores geschickt wird. Diese Flexibilität macht den MDMAController ADSP-SC58x zu einer perfekten ICC-Lösung, da er Datentransfer und Interrupt-Generierung in einem vereint und dabei vier unabhängige Kanäle zur Verfügung stellt. Nachdem die MDMA Datenübertragung vom L2 SRAM zum SHARC1 L1 SRAM abgeschlossen ist, werden die Audioalgorithmen auf dem SHARC1-Core ausgeführt. Dabei werden die verarbeiteten Audiodaten zurück in einen anderen Bereich des L1 Speichers (L1 SRAM ist 640KB groß und bietet genügend Platz für mehrere Blöcke von Audiodaten) geschrieben. Der SHARC1-Core startet dann einen weiteren MDMA-Transfer von SHARC1 L1 zu SHARC2 L1. Dieser Transfer ist so konfiguriert, dass er auf dem SHARC2Core einen Interrupt auslöst, sobald er abgeschlossen ist. Sobald der SHARC2-Core den MDMA Complete Interrupt erhält, beginnt er mit der Verarbeitung der gerade in seinen L1 SRAM Speicher übertragenen Audiodaten. Die verarbeiteten Daten werden in einen anderen Bereich des L1 SRAM Speichers geschrieben. Nun initiiert der SHARC2-Core einen SPORT DMA, der die vollständig verarbeiteten Daten über die SPORT Schnittstelle an den externen D/A-Wandler überträgt.

Schnelle Verarbeitung und Vernetzung großer Datenmengen Im modernen vernetzten Zeitalter ist die Notwendigkeit, Daten über große Entfernungen zu übertragen, zu verarbeiten und zu filtern, exponentiell gestiegen. Ethernet AVB ist hier nur ein Beispiel, weitere sind Internet-Radio, Anwendungen in der Medizintechnik und Industriesteuerungen. Alle diese Beispiele benötigen eine CPU für die Kommunikationaufgaben, einen DSP für die Signalverarbeitung, reichlich schnellen internen Speicher und ein System zur effizienten Übertragung von Daten zwischen den Cores. Der heterongene Multicore-SoC ADSPSC58x ist auf diese Anforderungen des modernen vernetzten Zeitalters optimiert. Mit einem ARM A5, auf dem die Kommunikationsstacks ausgeführt werden, zwei Fließkomma-SHARC-Cores für die Signalverarbeitung und einem modernen Hardware-basierenden ICC-System (MDMA) bietet das System eine Einchip-Lösung für die Kommunikation und Signalverarbeitung vernetzter Geräte. // SG Analog Devices +49(0)89 769030

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

10341

edEmbedd fi ro Linux-P ! werden

14.-18. März 2016 · Würzburg · www.linux4embedded.de Seminare: Embedded-Linux vom Einsteiger zum Fortgeschrittenen Embedded-Linux vom Fortgeschrittenen zum Könner Embedded-Linux vom Könner zum Experten Embedded-Linux Grafikoberflächen entwickeln mit Qt Buildmanagement für Einsteiger

www.vogel.de

VERANSTALTER

SICHERHEIT // EMBEDDED SYSTEME

Embedded-Sicherheit durch Hypervisor und Hardware-Virtualisierung Das Internet der Dinge vernetzt Komponenten und Systeme. Verschiedenste Anwendungen koexistieren auf dem selben SoC. Es gilt, diese vor externen Hacker-Angriffen als auch voneinander zu schützen.

Bilder: Imagination Technologies

MAJID BEMANIAN *

Bild 1: Hardwaregestützte Virtualisierung ermöglicht die effektive Trennung zwischen Guest (Gast) und Root

V

ernetzte Einrichtungen im Internet der Dinge (Internet of Things; IoT), in Gateway Routern, IPTV, Mobilgeräten und Automotive-Systemen müssen daraufhin ausgelegt sein, außergewöhnliche Anwendungen, verschiedene Inhalte und Software-Updates von Dienstleistern und Betreibern im Feld zu unterstützen. Gleichzeitig sind die Privatsphäre und der Datenschutz zu gewährleisten. Da heute verschiedene Anwendungen und die dazugehörigen Daten alle auf dem gleichen SoC koexistieren, müssen sie vor externen Hacker-Angriffen als auch voneinander geschützt werden. Im Automotive-Bereich wird die Kommunikation immer enger mit Smartphones gekoppelt, was Dienste von Drittanbietern in

* Majid Bemanian ... Majid Bemanian ist Director of Segment Marketing, Imagination Technologies

36

die Automotive-Infrastruktur einbringt. Mit der Unterstützung kommender Anwendungen wie automatisches Einparken und autonomes Fahren muss ein hochsicherer Betrieb gewährleistet sein, um die ADAS-Anforderungen (Advanced Driver Assistance Systems) zu erfüllen. Statisch basierte Ansätze für Embedded-Sicherheitssysteme, die sichere und nicht sichere Bereiche durch Partitionierung separater Hardware-Subsysteme für jeden Bereich definieren, sind heute generell sehr wirksam. Die heutigen Ansätze sind allerdings CPU-zentrisch-binär – mit einem sicheren Bereich und einem nicht sicheren Bereich – und schwierig zu implementieren. Diese Lösungen lassen sich nicht für die anspruchsvollen Anwendungen und Dienstleistungen skalieren, die mit den kommenden vernetzten Einrichtungen und der Cloud einhergehen. Daher sind besser skalierbare kosteneffiziente Ansätze erforderlich, um die Anforderungen neuerer Systeme zu erfüllen, auf denen mehrere Anwendun-

gen über verschiedene sichere Umgebungen/ Domains laufen.

Hardware-Virtualisierung, Basis für Embedded-Sicherheit Hardware-Virtualisierung kann die erforderlichen vertrauenswürdigen skalierbaren Umgebungen für sichere Embedded-Systeme ermöglichen. Virtualisierung erzeugt mehrere isolierte Umgebungen, die verschiedene Gast-Betriebssysteme und/oder Anwendungen über eine gemeinsame Hardware-Ressource wie ein CPU-Subsystem betreiben. Diese Technik ist bereits in Datencentern und Servern im Einsatz und kann eine kostenund stromsparende Grundlage für mehr Sicherheit in zahlreichen Einrichtungen bieten, einschließlich Embedded-Systemen. Mit Hardware-Virtualisierungssupport in der CPU, GPU und in anderen Prozessoren eines SoC können Unternehmen mehrere isolierte Domains schaffen, in denen jede Anwendung von der anderen geschützt ist. Bild 1

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

SICHERHEIT // EMBEDDED SYSTEME

(rechts) zeigt Imaginations hardwaregestützte Virtualisierung OmniShield, die ein System mit mehreren Domains unterstützt.

Der Hypervisor, Verwalter der SoC-Ressourcen Für eine Embedded-Anwendung ist der Hypervisor ein kleiner privilegierter Code über der Hardware. Er verwaltet die SoCRessourcen, indem er Zugriffrechte für jede Ausführungsdomäne definiert, genannt Virtual Machines (VMs) oder Guests (Gäste). Mit Imaginations OmniShield-fähigen CPUs und GPUs können 255 VMs vom Single-Core bis zu mehreren Cores innerhalb eines oder mehrerer Cluster definiert werden. Unternehmen haben hohes Interesse daran, in vertikalen Segmenten das Konzept hardwaregestützter Virtualisierung zu verwenden, um mehrere unabhängige Domains bereitzustellen, die voneinander isoliert sind. Damit erhöht sich die Sicherheit und Zuverlässigkeit, die Programmierung vereinfacht sich, genauso wie die letztendliche Umsetzung der Anwendung. Es bleibt allerdings die Frage, wie Embedded-Sicherheit mittels Hypervisor garantiert wird und wie diese sicher mit der Hardware verankert werden können, um vertrauenswürdig zu erscheinen. In einem Embedded-System wird ein TLB (Translation Lookaside Buffer) von der Memory Management Hardware in hierarchischer Weise verwendet, um die Übersetzungsgeschwindigkeit der virtuellen Adresse zu verbessern. In Systemen mit hardwaregestützter Virtualisierung ermöglicht eine 2-stufige TLB eine Isolation bei vergleichbarer Leistungsfähigkeit. Die Hierarchie besteht aus zwei Ebenen: erstens, dem GastTLB; und zweitens, dem Root TLB. Jede/r VM/ Gast arbeitet im herkömmlichen User Mode (Bild 1 links), wobei der Gast-TLB (G.TLB) genauso konfiguriert wird wie ein herkömmlicher TLB. Dies erfordert nur wenige oder gar keine Änderungen am Gast-Kernel. Der Hypervisor steuert im privilegierten Modus den Root TLB (R.TLB) und leitet den GastZugriff auf die richtige physikalische Adresse um. Damit überwacht der Hypervisor alle CPU-Bus-Transaktionen durch vorgegebene Zugriffsrechte und stellt sicher, dass jeder Gast innerhalb der vom Hypervisor vorgegebenen Grenzen arbeitet. In anderen Worten: der Root TLB, als Teil der Hierarchie der Memory Management Units (Root MMU) und unter der Kontrolle des Hypervisors, sorgt für die Isolation zwischen den Gästen. Die GastMMU wird dabei vollständig vom Gast-OS verwaltet, um Gast-Anwendungen/User zu isolieren. Die Isolation zwischen der GastAnwendung und dem privilegierten Root

Bild 2: Erzwungene Isolation in einer virtuellen Umgebung

Kernel ist der erste Schritt bei der Sicherung des Hypervisors. Es muss auch sichergestellt sein, dass die „Attack Surface Area“ des RootKernels so klein wie möglich ist und alle Root-Kernel-Zugänge durch den Vorder- und Hintereingang eingeschränkt sind und unter strenger Beobachtung des Hypervisors stehen. Für eine Embedded-Plattform ist daher ein Hypervisor mit kleiner Codegröße wünschenswert. Dafür stehen heute viele Hypervisor von Drittanbietern zur Verfügung. Bild 2 beschreibt, wie R.TLB einen unerlaubten Zugriff des benachbarten Gasts verhindert. Der R.TLB wird so konfiguriert, dass DDR-Speicherbereiche für jeden Gast-n und Gast-m vollständig isoliert sind. Der Gast-n Write Request (WR-req) an den Gast-n DDRSpeicherbereich wird genehmigt, während der Gast-m Read Request (RD-req) vom Gastn DDR-Speicherbereich durch das R.TLB blockiert wird. Eine Ausnahme kann für den Hypervisor erzeugt werden, um entsprechende Aktionen vorzunehmen (Bild 2).

Verankerung des EmbeddedSystems Ein vertrauenswürdiger Hypervisor ist wichtig für die Gesamtsicherheit der Embedded-Plattform. Um einen solchen Hypervisor zu erhalten, ist jedoch zusätzliches IP erforderlich (Bild 3, zu finden auf ELEKTRONIKPRAXIS.de; Sucheingabe: 43586849). Weitere Bestandteile wie ein sicheres NoC, eine sichere GPU, etc. sind wichtig bei der Entwicklung eines sicheren SoC. Um eine Embedded-Plattform zu sichern, ist ein vertrauenswürdiger Anker erforderlich. In diesem Fall fungiert die Root of Trust (RoT) als Anker (Bild 3). Die RoT soll folgendes erzwingen: „ Authentifizierung des Ursprungs und der Integrität der Hypervisor Images vor der Ausführung; „ System im sicheren Hypervisor-Zustand booten. Sicherstellen, dass nur vertrauenswürdiger Code läuft; anschließend Aufbau des Hypervisors als Vertrauenskette.

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

37

SINTRONES Certified Computers Build Your Intelligent Transportation System. • 4CH POE IEEE802.3AT • LTE/WLAN/GPS /Blue Tooth • Power Ignition, Delay Time/ CAN BUS 2.0B • Wide Range 9~36V with OCP & OVP Protection • Internal Backup Battery for UPS • Wide Temperature -40 ~ 70 C • MIL-810G Certified (Vibration / Shock) • IEC60945/ E-Mark /EN50155 Certified

In-Vehicle PC • VBOX-3610 :

Intel Gen 5 Core i7-5650U CPU with 2LAN/4COM On-Board Computer

• VBOX-3610-POE : Intel Gen 4 Core i7-4650U CPU with 4 x POE Ports On-Board Computer • VBOX-3120 : Intel Gen 4 Dual Core 2980U 1.6GHz CPU In-Vehicle Computer with 9~36V DC Input

GPS Module VDB-800DR/SG: Embedded u-blox6 GPS with Dead Reckoning/G-Sensor Mini PCIe Card

Capture Module VDB-310 : Video Capture Card support 4 CCTV Cameras 120/100fps

Vehicle Monitor 7”/8”/10.2”/12.1” VDM Series High Quality Touch Screen TFT LCD Monitor

SINTRONES Technology Corp.

Tel : +886 2 82280101 Fax : +886 2 82280100 e-mail : [email protected] Website : www.sintrones.com

February 23-25, 2016 Nürnberg GERMANY Booth. No. : Hall 5, Stand 114

SICHERHEIT // EMBEDDED SYSTEME

Bild 4 Absicherung des Hypervisors: Aufbau eines Embedded-Systems, das mehrere isolierte und sichere Umgebungen benötigt.

Sicherheit durch den Hypervisor-Einsatz

Bild 4 beschreibt den Aufbau eines Embedded-Systems, das mehrere isolierte und sichere Umgebungen benötigt. Der Hypervisor und alle gemeinsamen Treiber und Bibliotheken sind von den Gast-Kernels und zugehörigen Nutzerumgebungen isoliert und geschützt. Anschließend wird jeder Gast von den benachbarten Gästen isoliert und geschützt. Wie bereits erwähnt, erfolgt dies durch die MMU-/TLB-Hierarchie (Gast und Root TLB). Hinzu kommt, dass die durch das Trusted Element verankerte RoT (Bild 4) die gleiche oder eine höhere Berechtigungsstufe hat als der Hypervisor, der die Vertrauenskette durchsetzt. Die in Bild 5 (zu finden auf ELEKTRONIKPRAXIS.de; Sucheingabe: 43586849) gezeigten Schritte zeigen, wie ein Hypervisor in einem vertrauenswürdigen oder sicheren Zustand gebootet wird. Danach werden verschiedene isolierte VM/Gäste in mehreren sicheren Umgebungen erstellt. Auf diese Art wird der Hypervisor unter der Kontrolle des Trusted Element geladen und mit der SoC RoT verankert. Der Hypervisor lädt und authentifiziert zugehörige Software für jede/n VM/Gast und nutzt dabei den gleichen sicheren Boot-Vorgang. Der schrittweise Prozess läuft wie folgt ab: „ Root-Kernel Modus-Ausführung „ Erster Boot Loader wird am Reset Exception Vector platziert – entspricht der ersten Ausführung aus dem ROM oder OTP-ROM „ Der erste Boot Loader lädt den zweiten Boot Loader in das On-Chip RAM (OCM) „ Der erste Boot Loader authentifiziert den zweiten Boot Loader „ Die Kontrolle wird nun an den zweiten Boot Loader übergeben, der sich nun im OCM befindet

38

„ Der zweite Boot Loader lädt den Hypervisor in das für ihn vorgesehene RAM „ Der zweite Boot Loader authentifiziert das Hypervisor Image mit dem Trusted Element „ Die Kontrolle wird an den Hypervisor als Vertrauenskette übergeben, der nun im isolierten Bereich des DRAM läuft „ Der Hypervisor erstellt die Root TLB für mehrere VMs/Gäste „ Der Hypervisor lädt das Linux-0 Image in das für VM0 vorgesehene DRAM „ Der Hypervisor authentifiziert das Linux-0 Image mit dem Trusted Element „ Schritte (a) & (b) werden für VM1/Linux-1 wiederholt „ Schritte (a) & (b) werden für VM2/Linux-2 wiederholt „ Schritte (a) & (b) werden für VM3/Linux-3 wiederholt „ Der Hypervisor betreibt das VM/Gast Context Switching (CS) nach den festgelegten Richtlinien

Fazit: Hardwareerzwungene Trennung, Schutz für den SoC Es gibt viele Wege, Embedded-Plattformen abzusichern. Per Definition enthält eine Embedded-Plattform i.d.R. proprietäre Software, entwickelt von OEMs auf Basis von Referenzdesigns und Entwicklungskits des SoC-Herstellers. Daher sind die meisten Sicherheitstechniken ebenfalls proprietär. Da Embedded-Plattformen immer öfter für Software von Drittanbietern offenstehen, muss die proprietäre Software isoliert sowie geschützt und gleichzeitig die neue Software unterstützt werden. OEMs müssen daher neue Wege finden, diese Anforderungen zu adressieren – bei gleichem Kosten-, Leistungs- und Stromver-

brauchsverhältnis wie bei bestehenden Lösungen. Kommende Lösungen müssen über binäre Ansätze hinausgehen, um mehrere sichere Domänen zu schaffen, in denen jede(s) sichere/unsichere Anwendung/Betriebssystem unabhängig in seiner eigenen Umgebung betrieben werden kann. Diese Plattformen müssen die Skalierbarkeit adressieren, die von heterogenen Architekturen verlangt wird. Dabei müssen alle Prozessoren in einem SoC (einschließlich CPU, GPU u.a.) geschützt werden. In einer heterogenen Architektur teilen sich Anwendungsdaten und Ressourcen eine oder mehrere CPUs im System. Diese Prozessoren sind nun genauso anfällig wie die CPU und daher mit dem gleichen Schutz zu versehen. Hardwaregestützte Virtualisierung bietet eine bewährte Lösung für die HardwareBefähigung und Erweiterung, die zukünftige Embedded-Sicherheit fordern. Ein Sicherheitsansatz mit Hardware-Virtualisierung wie ihn OmniShield von Imagination bietet, gewährleistet, dass Anwendungen, die gesichert werden müssen, effektiv und zuverlässig voneinander isoliert und vor nicht sicheren Anwendungen geschützt sind. Gleichzeitig werden die Forderungen hinsichtlich Funktionalität, Leistungsfähigkeit, Kosten und Stromverbrauch erfüllt. Mit einem vertrauenswürdigen Hypervisor für OmniShield und anderem OmniShield-kompatiblem IP können Unternehmen eine sichere heterogene Multi-Domain-Anwendungsumgebung implementieren, die eine hardwareerzwungene Trennung und somit einen Schutz für den gesamten SoC garantiert. // MK Imagination Technologies +44 (0)1923 260511

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

Eine Veranstaltung von ELEKTRONIKPRAXIS Akademie und MicroConsult. Alle Informationen auch auf www.ese-kongress.de

30. November bis 4. Dezember 2015 | Congress Center Stadthalle Sindelfingen

2015

Bis 31. Oktober 2015 buchen und sparen!

Frühbucherpreise nutzen:

Embedded Software Engineering Kongress

Fünf Tage Embedded Software Engineering pur: Alles was Sie für Ihre Projekte wissen müssen

Peter Siwon MicroConsult

„Machen Sie sich schlau auf Deutschlands größtem Embedded-Software-Kongress!“

Editorial

Peter Siwon, Vorsitzender des Kongressbeirats

Herzliche Grüße,

Seien Sie schlau und kommen Sie zum Embedded Software Engineering Kongress 2015. Wir freuen uns schon auf Sie.

Schlaue Systeme entstehen durch professionelles Embedded Software Engineering. Schlaue Entwickler und ihre Chefs wissen das und besuchen den Embedded Software Engineering Kongress oder sein Management-Pendant, den ESE Management Summit. Der achte ESE Kongress bildet mit seinem Programm wieder die große Vielfalt des Embedded Software Engineering ab: Modellierung, Implementierung, Software-Architektur, Prozesse und Methoden, Echtzeit, Sicherheit, Test und Qualität, Multicore, Human Interface, Internet of Things, Softskills und der Branchentrack Automotive. Lassen Sie sich inspirieren von über 120 Vorträgen und Seminaren aus Industrie, Forschung und Lehre! Unsere Ausstellung mit über 50 Lösungsanbietern liefert wertvolle Anregungen und hilfreiche Kontakte. Weit über 900 Kongressteilnehmer bieten viel Gelegenheit zum Erfahrungs- und Meinungsaustausch.

Wer seinen Kunden Mehrwert anbieten will, setzt auf schlaue Embedded-Systeme.

Wie lange sind Sie schon embedded? Vielleicht geht es Ihnen so wie mir. Ich bin jetzt schon über 25 Jahre in Sachen Embedded-Software unterwegs. Und ich war mir noch nie so sicher, dass das eine gute Wahl war, ist und weiter sein wird. Schauen Sie sich doch mal um, wo die Musik derzeit spielt: Elektromobilität, autonomes Fahren, neue Energiekonzepte, 3D-Druck, Wearables, Smart Homes und Cities, Telemedizin, usw. Zukunftsfähige Lösungen und vielversprechende Geschäftsmodelle haben eines gemeinsam: Sie brauchen meist intelligente, kompakte, energieeffiziente, robuste Embedded-Systeme, die sich zu noch intelligenteren Infrastrukturen kombinieren lassen.

2

Karl Nieratschker, freiberuflicher Dozent, Softwareberater und Coach

„Was den ESE Kongress so besonders macht, ist seine Fokussierung auf die Softwareentwicklung. Traditionell spielt die Softwarestruktur in Embedded-Systemen aufgrund der Hardware-Einschränkungen oft eine untergeordnete Rolle. Diese Situation hat sich in den letzten Jahren allerdings stark verändert, so dass die Anforderungen an die Embedded-Software heute enorm gestiegen sind. Der ESE Kongress erfüllt hier eine wichtige Aufgabe, denn er präsentiert nicht nur den aktuellen Stand der Technik, sondern ist auch eine ideale Plattform, um Kontakte zu knüpfen, Ideen zu sammeln, mit Fachleuten zu diskutieren und Erfahrungen auszutauschen.“

Gudrun Neumann, Teamleiterin Funktionale Sicherheit, SGS-TÜV Saar GmbH

“Der ESE Kongress bietet innerhalb eines kurzen Zeitraums eine Fülle von Fachvorträgen zu aktuellen Themen. In angenehmer Umgebung bietet sich reichlich Gelegenheit, Fachthemen mit anderen Teilnehmern und Referenten zu diskutieren. Man erhält immer wieder Anregungen für die eigene Tätigkeit, insbesondere durch die Präsenz von Embedded-Software-Experten aus den verschiedensten Industriebranchen.“

Prof. Dr.-Ing. Peter Liggesmeyer, Universität Kaiserslautern

„Der ESE Kongress bietet eine hervorragende Plattform für Diskussionen über eines der insbesondere für Deutschland volkswirtschaftlich wichtigsten Themen: Embedded-Software. Viele Unternehmen befinden sich in einem MetamorphoseProzess von klassischen ingenieurwissenschaftlich ausgerichteten Produkten - z.B. des Maschinenbaus oder der Elektrotechnik - hin zu Produkten, deren Verhalten maßgeblich durch Software bestimmt wird. Sie müssen kompetent mit „Embedded-Software“ umgehen, und genau dazu bietet der ESE Kongress einzigartige Informationen.“

Embedded Software Engineering Kongress 2015 |

15 Kompaktseminare – von Grundlagen bis Experten-Wissen Am ersten und fünften Kongresstag können Sie zwischen mehreren halb- und ganztägigen Kompaktseminaren wählen, zu Architektur, Echtzeit, Embedded-Linux, Multicore, Komplexitätsfallen, Software Analytics, Embedded C, C++ sowie zu Prozessthemen. Neu im Programm ist u.a. das eintägige Kompaktseminar „Die Fundamente des Software Engineerings“. Es erlaubt zum einen den kompakten Einstieg in wesentliche Aspekte des Fachgebiets Software Engineering. Zum anderen ermöglicht es Praktikern, die sich selbst in das Thema eingearbeitet haben, ihr Wissen und eigene Vorgehensweisen zu reflektieren und weiterzuentwickeln. Der Dozent Prof. Dr. Jochen Ludewig hat dreißig Jahre lang an Hochschulen der Schweiz und an der Universität Stuttgart das Fach Software Engineering in Forschung und Lehre vertreten und mit dem Studiengang Softwaretechnik in Stuttgart ein viel beachtetes Modell geschaffen. Er ist ferner Autor des Buchs „Software Engineering: Grundlagen, Menschen, Prozesse, Techniken“.

Unter dem Motto „Wissen ist das einzige Gut, das sich vermehrt, wenn man es teilt“ hat sich der ESE Kongress in nur wenigen Jahren zur wichtigsten Plattform der Embedded-Softwarebranche entwickelt. In über 100 Vorträgen und 15 Kompaktseminaren vermitteln Experten aus Industrie, Forschung und Lehre aktuelle Erkenntnisse, Prinzipien, Methoden und Tools der modernen Softwaretechnik sowie aktuelle Trends in der Embedded-Softwareentwicklung. Freuen Sie sich auf ein Programm, das dank seiner Vielfalt und der zahlreichen hochkarätigen Sprecher kaum Wünsche offen lässt.

Der Kongress im Überblick

Abendattraktion: Mentalmagie Andy Häussler „Gedankenwelten“

Auszeichnung für die besten Sprecher Was wäre der ESE Kongress ohne seine Referenten, die trotz Hektik im Tagesgeschäft Zeit und Leidenschaft investieren, um ihre Erfahrungen und ihr Knowhow zu teilen? Als besondere Anerkennung für diesen Beitrag zum Erfolg des Kongresses zeichnen wir jedes Jahr die besten Sprecher des Vorjahres aus. Heuer ehren wir im Zuge der Abendveranstaltung am Mittwoch die besten Sprecher aus 2014. Die Gewinner der TopSpeaker-Awards finden Sie auf der Kongress-Webseite auf www.ese-kongress.de/speakeraward. Herzlichen Glückwunsch!

Wissenswertes zu Management, Mensch und Team Es gibt noch viele andere wesentliche Aspekte jenseits von Bits und Bytes: Innovation, Führung, Zusammenarbeit in Projekten und und und ... Die Management-Vortragsreihen geben auch dieses Jahr Gelegenheit, über den Tellerrand zu blicken.

Hauptkonferenz mit über 100 Vorträgen – alles, was Sie für Ihren Projekterfolg wissen müssen Das Programm des achten ESE Kongress basiert auf über 220 Vorschlagseinreichungen aus Industrie und Wissenschaft. Welche Themen beschäftigen aktuell die Branche? Neben den Klassikern wie Requirements Management, Modellierung, Implementierung und Test sind dies in diesem Jahr insbesondere das Internet of Things, Safety- und Security-Aspekte sowie Multicore-Programmierung. Bei der Gestaltung des dreitägigen Hauptprogramms war es dem Beirat wichtig, dass die Vorträge ein breites Spektrum an Inhalten und Meinungen widerspiegeln – über alle Projektphasen, von Anforderungsanalyse über Architektur-Design bis zum Test.

Embedded Software Engineering Kongress 2015 |

3

Andy Häussler fühlt Farben mit den Händen, findet Sternzeichen seiner Zuschauer durch Beobachtung heraus, er zieht Wurzeln schneller als der Computer, weiß den Wochentag zu jedem Datum. Andy Häussler präsentiert Phänomene der Suggestion, er liest in den Gedanken fremder Menschen, hält die Zeit an und kann auch seinen Herzschlag zum Stillstand bringen. Andy Häussler ist zweifacher Deutscher Meister der Mentalmagie und Preisträger bei den Weltmeisterschaften. Er war zu Gast in TV-Shows mit Harald Schmidt und Jürgen von der Lippe.

Abendattraktion: Mentalmagie Mit Rechenkunst und Mathe-Magie hat Andy Häussler als Solokünstler wie auch als Ensemblemitglied im Think-Theatre das Publikum fasziniert. In seinem Programm „Gedankenwelten“ präsentiert er die gesamte Bandbreite der Mentalmagie.

Fachausstellung Die begleitende Ausstellung mit über 50 wichtigen Anbietern schafft eine gute Gelegenheit, um interessante Kontakte zu knüpfen, Fachgespräche zu führen und Lösungen zu vergleichen.

Kongressband zum Nachlesen Der Kongressband fasst alle Vorträge zum Nachlesen zusammen. Alle Teilnehmer erhalten außerdem einen Zugangscode, der ihnen den Zugriff auf alle Beiträge über das Internet ermöglicht.

Details zum ESE Café finden Sie auf www.ese-kongress.de/ESECafe.

Das ESE Café bietet Ihnen während des Kongresses eine hervorragende Möglichkeit dazu. Wie läuft das? Sie schlagen Ihr Thema auf einer Pinnwand vor. Die Interessenten für Ihr Thema tragen sich in eine Liste ein und wir organisieren den Rahmen für Ihre persönliche Gesprächsrunde. Zu diesem Zweck haben wir das angrenzende Restaurant am Dienstag, Mittwoch und Donnerstag von 17:00 bis 18:00 Uhr reserviert.

Forschung und Technik im Spannungsfeld zwischen Machbarkeit und ethischer Verantwortung diskutiert Frau Dr. Elke Luise Barnstedt in ihrer Keynote am zweiten Kongress-Haupttag. Die frühere Direktorin des Bundesverfassungsgerichts ist heute Vizepräsidentin für Personal und Recht am Karlsruher Institut für Technologie (KIT) und Vorsitzende der Ethikkommission des KIT. In dieser Funktion ist sie Initiatorin der „Leitlinien für ethische

Ethische Verantwortung: Wie frei dürfen Wissenschaftler und Ingenieure sein?

Keynote: Mittwoch, 2. Dezember 2015, 12:35 Uhr

Was kann KI heute schon leisten und welche Zukunftsszenarien sind denkbar? Welche Auswirkungen und absehbaren Folgen sind zu erkennen oder zu erwarten? Einen spannenden Einblick und Ausblick in die KI-Szene aus erster Hand liefert Prof. Dr. Martin Welsch. Er ist Chief Technology Advisor im Forschungs- und Entwicklungszentrum der IBM Deutschland in Böblingen bei Stuttgart. Dort arbeitet und forscht er bereichs- und themenübergreifend mit anderen IBM Funktionen, Kunden und Hochschulen, beispielsweise an der Schnittstelle zwischen dem Internet der Dinge und modernen Webtechnologien. Als Honorarprofessor für Praktische Informatik ist er zudem an der Friedrich-SchillerUniversität in Jena engagiert. Er ist Gutachter und Berater in verschiedenen Funktionen in Industrie und Akademia. Martin Welsch ist ein profunder Experte des IBM Global Technology Outlook und hält regelmäßig Vorträge zu dessen Themen.

Digitale Schlaumeier: Künstliche Intelligenz heute und morgen

ESE Café: Raum und Zeit für Ihre Fragen und Themen

Sie haben Themen oder Probleme, die Sie gerne im kleinen Kreis mit Referenten und Branchenkollegen diskutieren und für die Sie Lösungen erarbeiten wollen?

Keynote: Dienstag, 1. Dezember 2015, 12:35 Uhr

Dienstag, Mittwoch, Donnerstag, 17:00 Uhr

Open Space und Inspiration

4

Am Vorabend der Multicore-Vortragsreihe diskutieren ausgewählte Experten mit Ihnen über die Chancen und Herausforderungen der Multicore-Technologie. Die Podiumsdiskussion bietet reichlich Anregungen für interessante, vertiefende Gespräche auf der anschließenden Entwicklerparty. Weitere Informationen hierzu finden Sie auf www.ese-kongress.de unter „Programm“.

Multicore – Segen oder Fluch oder beides?

Podiumsdiskussion: Dienstag, 1. Dezember 2015, 18:20 Uhr

Holger Junker leitet im Bundesamt für Sicherheit in der Informationstechnik (BSI) das Referat Cyber-Sicherheit in kritischen IT-Systemen. Dort befasst er sich mit der IT-Sicherheit im Bereich der Fabrikautomation und Prozesssteuerung. In seiner Keynote zeigt er das aktuelle Lagebild der Cyber-Sicherheit anhand realer Fälle auf und stellt Vorgehensweisen und Maßnahmen vor, die Hersteller, Integratoren und Betreiber ergreifen müssen. Anhand der frei verfügbaren Empfehlungen und Hilfsmittel des BSI zeigt Holger Junker einen Weg auf, wie auch kleine und mittelständische Unternehmen Security sukzessive umsetzen können.

Was heißt hier sicher? Sicherheitslücken erkennen und schließen

Keynote: Donnerstag, 3. Dezember 2015, 12:35 Uhr

Grundsätze am KIT“, welche 2012 verabschiedet wurden. Die Ethikkommission befasst sich intensiv mit Fragen der ethischen Verantwortung in der Wissenschaft sowie der ethischen Beurteilung von Forschungsprojekten.

Embedded Software Engineering Kongress 2015 |

Die Fundamente des Software Engineerings

Heute ohne, morgen mit Betriebssystem - aber wie?

Fortsetzung Kompaktseminar:

Thomas Batt, MicroConsult

Prof. Dr. Jochen Ludewig, Universität Stuttgart

Fortsetzung Kompaktseminar:

Embedded-Software richtig transformieren

Heute ohne, morgen mit Betriebssystem - aber wie?

Grundlagen des zeitbasierten Software Engineerings

Fortsetzung Kompaktseminar:

Grundlagen und Zusammenhänge zum Verständnis der Software

Die Fundamente des Software Engineerings (Fortsetzung)

Die Fundamente des Software Engineerings

Prof. Dr. Christian Siemers, TU Clausthal

Prof. Dr. Jochen Ludewig, Universität Stuttgart

Fortsetzung Kompaktseminar:

Echtzeit-Software auf den Zeitpunkt gebracht

Grundlagen und Zusammenhänge zum Verständnis der Software

Grundlagen des zeitbasierten Software Engineerings

Die Fundamente des Software Engineerings

ENDE

Multicore-Controller-Praxis

Fortsetzung Kompaktseminar:

KAFFEEPAUSE

Marcus Gößler, MicroConsult

Neue Herausforderungen exemplarisch lösen

Multicore-Controller-Praxis

MITTAGSPAUSE

Implementierung von Zustandsautomaten in C++

KAFFEEPAUSE

Fortsetzung Kompaktseminar:

Frank Listing, MicroConsult

Eine Schritt-für-SchrittLösungsanleitung

Implementierung von Zustandsautomaten in C++

KOMPAKTSEMINAR

Ausführliche Informationen zu Vorträgen, Kompaktseminaren und Referenten unter www.ese-kongress.de

17:00

15:30 – 17:00

15:00 – 15:30

13:30 – 15:00

12:30 – 13:30

11:00 – 12:30

10:30 – 11:00

09:00 – 10:30

KOMPAKTSEMINAR

| Montag, 30. November 2015

KOMPAKTSEMINAR

1. Tag

5

Stand 30.09.2015 | Änderungen vorbehalten

Linux Application Security

Fortsetzung Kompaktseminar:

Holger Dengler, linutronix

Korrekte Umsetzung von Security-Aspekten unter Linux

Linux Application Security

Diagnose von Embedded-Linux

Fortsetzung Kompaktseminar:

Andreas Klinger, IT-Klinger

Einstieg und Umstieg auf Embedded-Linux

Diagnose von Embedded-Linux

KOMPAKTSEMINAR

Embedded Software Engineering Kongress 2015 |

Software Analytics

Fortsetzung Kompaktseminar:

Prof. Dr. Rainer Koschke, Universität Bremen

Wie aus Daten über Software verwertbares Wissen wird

Software Analytics

Geht‘s auch einfacher?

Fortsetzung Kompaktseminar:

Dr. Martin Becker et al., Fraunhofer IESE

Typischen Komplexitätsfallen auf der Spur

Geht‘s auch einfacher?

KOMPAKTSEMINAR

13:15 – 14:45

12:35 – 13:15

12:25 – 12:35

11:45 – 12:25

11:15 – 11:45

10:35 – 11:15

10:25 – 10:35

09:45 – 10:25

09:35 – 09:45

08:50 – 09:35

Arne Noyer et al., Universität Osnabrück

Von der Spezifikation bis zur Validierung

Künstliche Intelligenz heute und morgen. Prof. Dr. Martin Welsch, IBM

Digitale Schlaumeier

KEYNOTE

Remo Markgraf, MicroConsult

C-Implementierung eines eigenen Kernels auf dem Cortex-Mx

Modellbasiertes Vorgehen bei Echtzeitanforderungen

Prof. Dr.-Ing. Frank Slomka et al., Universität Ulm

MyOS - Kochbuch für ein Mini-Betriebssystem

Softwaredynamik fest im Griff

Martin Gisbert, IAR Systems

Dynamische Softwarearchitektur für eingebettete Systeme

Thomas Rogalski, enders Ingenieure

Dr.-Ing. Karsten Schmidt et al., Audi Electronics Venture

MITTAGSPAUSE

KURZE PAUSE

Matthias Symann, dSPACE

BLDC-Motor Control Software modellbasiert entwickeln

Von der Simulation zur Implementierung

KAFFEEPAUSE

Horatiu Pilsan et al., FH Vorarlberg

Varianten, Möglichkeiten und Einschränkungen

Codegenerierung - Was man damit (nicht) machen kann

KURZE PAUSE

Modellbasiertes Systems Engineering in knapp kalkulierten Projekten

Beschleunigt MBSE die Entwicklung von 500 kW Bremsleistung?

KURZE PAUSE

Andreas Foltinek et al., IMACS

Manifest zur erfolgreichen Anwendung von MDSE

Model Driven Software Engineering 2.0

Modellierung I

VORTRAGSREIHE

Johannes Bauer, ARM Germany

Schneller entwickeln mit Softwarekomponenten

Modulare Applikationsentwicklung für ARM Cortex-M

Oreste Bernardi, Infineon

GUI for Easier Configuration of Software Libraries

Easier and Safer Source Code Library Configuration

Giancarlo Parodi, Renesas Electronics Europe

Start Development at the API

Embedded Software as an Integrated Product

Prof. Dr. Christian Siemers, TU Clausthal

Wie entwickle ich Software mit Rücksicht auf Hardware?

Hardwarenahe Softwareentwicklung

Implementierung III

VORTRAGSREIHE

Embedded Software Engineering Kongress 2015 |

Wie können Timing-Gaps geschlossen werden? Ein Praxisbericht

Timing-ArchitekturPatterns und Anti-Patterns

Die großen Unbekannten der Embedded-Software beherrschen

Stack & Heap

André Schmitz, Green Hills Software

Das System ist so sicher wie der schwächste Treiber

Thomas Batt, MicroConsult

Renate Schultes, MicroConsult

Zuverlässige und sichere Gerätetreiber

Vergleich und Auswahlhilfe von Software-Laufzeitarchitekturen

Moderne Low-Level-Treiberprogrammierung mit C/C++

Betriebssystem: mit oder ohne?

Echtzeit I

Objektbasiert oder objektorientiert?

VORTRAGSREIHE

Implementierung I

| Dienstag, 1. Dezember 2015

VORTRAGSREIHE

2. Tag

6

Steven Graves, McObject

Avoiding Risks Using New Memory Management Strategies

Dynamic Memory Allocation Justifiably Taboo?

Rainer Grimm, Spacelabs

KURZE PAUSE

Dr. Konrad Wieland, LieberLieber Software

Praktische Lösungen zum Vergleichen und Mergen von Modellen

Versionierung - Die Herausforderung bei der Modellierung

19-21 UHR KICKERTURNIER Sponsor: Green Hills Software

Jürgen Messerer et al., bbv Software Services

Tipps und Tricks für ein benutzbares User Interface

Der UI Survival Guide für Entwickler

Manuel Melic, TARA Systems

Walter van der Heiden, Willert Software Tools

KURZE PAUSE

Erkenntnisse aus 20 Jahren toolgestützter UI-Entwicklung

Embedded-GUI: Best Practices

Dr.-Ing. Peter Rößger, beyond HMI

Wie HMI-Lösungen kulturell angepasst werden können

Interkulturelle HMIs

Johannes Bergsmann, Software Quality Lab

Requirements-Spezifikation für User Interfaces

Hübsch zu sein reicht nicht!

GUI

VORTRAGSREIHE

Wann überwiegen die Vorteile von MDSE?

Mit dem Flugzeug zum Nachbarn, mit dem Fahrrad nach New York

KAFFEEPAUSE

Dr.-Ing. Andreas Wagener et al., Dr. Fritz Faulhaber

Rückblick und Erfahrungen aus einem Entwicklungsprojekt

OO und modellbasierte Werkzeuge - Werkstattbericht

KURZE PAUSE

Thomas Eisenbarth et al., Axivion

Architekturprüfung für Modelle

Modell-Erosion effektiv verhindern

Modellierung II

VORTRAGSREIHE

Embedded Software Engineering Kongress 2015 |

7

ab 9:00 Uhr – Ausstellung: AFRA, ARCCORE, ARM, Axivion, bbv Software Services, Corscience, dSPACE, Eclipseina, ELEKTRONIKPRAXIS, emlix, emtrion, enders Ingenieure, EVOCEAN, Express Logic, Green Hills Software, Flexera Software, froglogic, Hitex, IAR Systems, IMACS, Infineon Technologies, iSyst Intelligente Systeme, iSYSTEM, Lauterbach, LieberLieber Software, linutronix, Logic Technology, MicroConsult, MicroSys, Model Engineering Solutions, National Instruments, Noser Engineering, oose Innovative Informatik, Parasoft, PLS Programmierbare Logik & Systeme, PROTOS, QA Systems, QNX Software Systems, Razorcat Development, Renesas Electronics, RST Industrie Automation, RTI Real-Time Innovations, Security & Quality Software, sepp.med, SMDS / Universität Augsburg, Software Quality Lab, Somnium Technologies, Tasking, Vector Software, Verifysoft Technology, Willert Software Tools, XiSys Software

ENTWICKLERPARTY – KÜHLE BIERE, GUTE GESPRÄCHE, ENTSPANNTE ATMOSPHÄRE Sponsoren: MicroConsult und ELEKTRONIKPRAXIS

Multicore – Segen oder Fluch oder beides?

PODIUMSDISKUSSION:

Andras Gaspar et al., Knorr-Bremse R&D Budapest

Using C-Preprocessor as a Code Generator

The Magic of Macros

Robert Schachner, RST Industrie Automation

Von Konzepten über Methoden zu fertigen Systemen

Wenn Korrektheit und Performanz zählen

Programmierung zur Compilezeit

Colin Walls, Mentor Graphics

Matthias Bauer, redlogix

Middleware: Was ist das? Wie und warum kann ich das nutzen?

And How to Read Data Sheets

How to Measure RTOS Performance

Dr. Ralf Münzenberger et al., INCHRON

Woran es im Entwicklungsprozess krankt

„Health Check“ für die Entwicklung von Echtzeitsystemen

Warum C++ bis auf Treiberebene sinnvoll ist

Wer hat Angst vorm bösen „++“ ?

Karl Nieratschker, SKT-Nieratschker

Überblick, Highlights und Fallstricke

C++11/14-Multithreading

Echtzeit II

Implementierung II

Ausführliche Informationen zu Vorträgen, Kompaktseminaren und Referenten unter www.ese-kongress.de

19:00 – 22:00

18:20 – 19:00

18:15 – 18.20

17:35 – 18:15

17:25 – 17:35

16:45 – 17:25

16:15 – 16:45

15:35 – 16:15

15:25 – 15:35

14:45 – 15:25

VORTRAGSREIHE

VORTRAGSREIHE

13:15 – 14:45

12:35 – 13:15

12:25 – 12:35

11:45 – 12:25

11:15 – 11:45

10:35 – 11:15

10:25 – 10:35

09:45 – 10:25

09:35 – 09:45

08:50 – 09:35

Dr. Jörg Koch, Renesas

Was Sie für eine IEC 61508 Zertifizierung beachten sollten

Funktionale Sicherheit: Zertifizierte Mikrokontroller-Selbsttest-Software

Jaroslav Svacina, Fraunhofer FOKUS

MITTAGSPAUSE

Forschung und Technik im Spannungsfeld zwischen Machbarkeit und ethischer Verantwortung. Dr. Elke Luise Barnstedt, Karlsruher Institut für Technologie KIT

KURZE PAUSE

Dr. Tobias Schüle, Siemens

Parallele Programmierung von Systems-on-a-Chip

EMB² = parallel + heterogen

KAFFEEPAUSE

Prof. Peter Fromm et al., Hochschule Darmstadt

Herausforderung Safety-Architektur für Multicore

Sicherheit auf allen Kernen

Matthias Schaff et al., inovex

Ein robustes, fehlertolerantes und sicheres FOTA-System

Android Updates Over the Air

Dr. Stephan Eberle et al., itemis France

Praxisbericht aus der Entwicklung eines Smart Meters

Embedded Software Engineering Reloaded: mbeddr

Harald Mackamul, Robert Bosch

Aktueller Stand zur offenen Tool-Plattform

Embedded-Multicore mit AMALTHEA

Dr. Klaus Birken et al., itemis

Effiziente Embedded-Software durch interaktive Statecharts

Zustandsautomaten-Origami

Open Source I

VORTRAGSREIHE

Embedded Software Engineering Kongress 2015 |

Dr.-Ing. Timo Stripf et al., emmtrix Technologies

Automatische Parallelisierung von MATLAB-Anwendungen

Effiziente EmbeddedMulticore-Programmierung

KURZE PAUSE

Zertifizierung von Sicherheitsprodukten nach Common Criteria Besonderheiten für eingebettete Systeme

Dr. Ludger Janauschek, Airbus Defence and Space

Spagat in der EmbeddedAvionik-Softwareentwicklung

Moderne SDE vs. Zertifizierungserhalt und Obsoleszenz

Marcus Gößler, MicroConsult

Gudrun Neumann, SGS-TÜV Saar

KURZE PAUSE

Prozesse und Kriterien für die Mikrocontroller-Auswahl

Ein Multicore-Referendum

Multicore I

VORTRAGSREIHE

Continuous Integration in sicherheitsgerichteter Entwicklung

Wie frei dürfen Wissenschaftler und Ingenieure sein?

KEYNOTE

Peter Siwon, MicroConsult

Anwendung systemischer Regeln in der Projektarbeit

Systemisches Projektmanagement

Dorothée Putzier, Putzier Consulting

Was wir von Hirnforschern für Projekte lernen können

Erfolgreicher Projekte leiten mit gehirngerechter Führung

Christian Glatzel et al., Zodiac Cabin Controls

Praxiserfahrungen aus der Luftfahrt

Erfolgreiche Teamstrukturen für Projekte mit langer Laufzeit

Dr. Anja Mentrup, Beratung Judith Andresen

Von der Software-Entwicklung lernen

Safe Continuous Integration

Sicherheit I

Management I

Fit für die Digitale Transformation?

VORTRAGSREIHE

| Mittwoch, 2. Dezember 2015

VORTRAGSREIHE

3. Tag

8

Thomas Bötner et al., softScheck

Ralph Fernolend, Maiwald Patentanwalts GmbH

Felix Martin et al., Timing-Architects Embedded Systems

ENDE

Mit freundlicher Unterstützung von:

Marcus Gößler, MicroConsult

Irrwege und Zukunftstrends bei Mikrocontrollern

Quo vadis, Multicore?

KURZE PAUSE

Masaki Gondo, eSOL

System Design Considerations To Be Scalable Over 8 Cores

Manycore Design – Going Beyond 8 Cores

< 10 µsek. auch auf ARM-Architektur?

Marko Beelmann, Philips Medizin Systeme Böblingen

Programmierung mit Eventstreams

Reactive Extensions – Alles ist ein Event!

Heinz Egger et al., linutronix

Linux und Echtzeit

Michael Burkard, bbv Software Services

Klar definierte Testumgebung für reproduzierbare Resultate

Applikationstests mit Linux-Containern

Simon Egli, bbv Software Services

Baukasten für maßgeschneiderte Embedded-Distributionen

Yocto: Das geht auch automatisch!

Open Source II

VORTRAGSREIHE

Embedded Software Engineering Kongress 2015 |

9

Stand 30.09.2015 | Änderungen vorbehalten

ab 9:00 Uhr – Ausstellung: AFRA, ARCCORE, ARM, Axivion, bbv Software Services, Corscience, dSPACE, Eclipseina, ELEKTRONIKPRAXIS, emlix, emtrion, enders Ingenieure, EVOCEAN, Express Logic, Green Hills Software, Flexera Software, froglogic, Hitex, IAR Systems, IMACS, Infineon Technologies, iSyst Intelligente Systeme, iSYSTEM, Lauterbach, LieberLieber Software, linutronix, Logic Technology, MicroConsult, MicroSys, Model Engineering Solutions, National Instruments, Noser Engineering, oose Innovative Informatik, Parasoft, PLS Programmierbare Logik & Systeme, PROTOS, QA Systems, QNX Software Systems, Razorcat Development, Renesas Electronics, RST Industrie Automation, RTI Real-Time Innovations, Security & Quality Software, sepp.med, SMDS / Universität Augsburg, Software Quality Lab, Somnium Technologies, Tasking, Vector Software, Verifysoft Technology, Willert Software Tools, XiSys Software

„Gedankenwelten“ – Mentalmagie mit Andy Häussler

ABENDBUFFET UND ABENDVERANSTALTUNG

Synergieeffekte von Safety und Security Secure Software Development

Maximilian Apfelbeck et al., MathWorks

Modellbasierte Entwicklung von High-Integrity Robotern

Towards Safe Robotics

Mit gewerblichen Schutzrechten die Unternehmensstrategie unterstützen

Überblick und Anwendungsempfehlungen

Alois Schwarz et al., Flexera Software

Lizenz- und Produktlinienmanagement

Embedded-Software gewinnbringend weiterentwickeln

Markus Schacher, KnowGravity

Philip Zollinger, EVOCEAN

Ein Prozess für modellbasierte Softwareentwicklung

Automatische MulticoreEchtzeitvalidierung

KURZE PAUSE

Jens Braunes, PLS Programmierbare Logik & Systeme

Hilfsmittel und Werkzeuge für Multicore-Debugging

Und wieder bockt der Multicore

Multicore II

VORTRAGSREIHE

KAFFEEPAUSE + 10 JAHRE OSADL - GEBURTSTAGSFEIER

Modellbasierte Risikoanalyse sicherheitskritischer Systeme Erfahrungen mit einem UML-Profil im bahntechnischen Umfeld

Pablo Oliveira Antonino et al., Fraunhofer IESE

Improving Safety-by-Construction

Integrated Model-based Safety Engineering with I-SafE

Kontinuierliche Verbesserung in der Produktentwicklung

Meeting Dragons & Fishes Herausforderungen & Chancen

Andreas Pfeiffer, Ginzinger electronic systems

Was hat Führung mit Innovation zu tun?

Zur Innovation geführt

Sicherheit II

Management II

Ausführliche Informationen zu Vorträgen, Kompaktseminaren und Referenten unter www.ese-kongress.de

18:30 – 22:00

18:15

17:35 – 18:15

17:25 – 17:35

16:45 – 17:25

16:15 – 16:45

15:35 – 16:15

15:25 – 15:35

14:45 – 15:25

VORTRAGSREIHE

VORTRAGSREIHE

13:15 – 14:45

12:35 – 13:15

12:25 – 12:35

11:45 – 12:25

11:15 – 11:45

10:35 – 11:15

10:25 – 10:35

09:45 – 10:25

09:35 – 09:45

08:50 – 09:35

Maik Pfingsten, Pfingsten Ingenieure

Fred Härtelt et al., Bosch Engineering

KURZE PAUSE

Ingo Nickles, Vector Software

Agile Entwicklungsmethoden für sicherheitskritische Software

Wie viel Agilität verträgt die Zertifizierung?

KAFFEEPAUSE

Markus Unterauer, Software Quality Lab

Wie man in agilen Projekten richtig plant. Und wie falsch.

Man kann nicht nicht planen

MITTAGSPAUSE

Sicherheitslücken in Embedded-Systemen erkennen und schließen. Holger Junker, Bundesamt für Sicherheit in der Informationstechnik

Was heißt hier sicher?

KEYNOTE

In zwei Wochen zum Lastenheft Vom No-Go zur erfolgreichen Freigabe

Andreas Lachenschmidt et al., iNTENCE autmotive electronics

Ausführbare Softwarefunktionen bereits vor Serienentwicklung

Das Lastenheft zum Anfassen

Thomas Winz, softwareinmotion

Antonio Jesus de Loureiro, agosense

KURZE PAUSE

Wie Softwareentwickler ihrer wachsenden Verantwortung gerecht werden

Embedded Clean Code sichert Qualität und Effizienz

KURZE PAUSE

Peter Siwon, MicroConsult

Agile Werte und Prinzipien unter der Lupe

Psychogramm agiler Methoden

Agilität

VORTRAGSREIHE

Möglichkeiten und Ansätze zur Integration in den Entwicklungsprozess

Änderungsbasiertes Anforderungsmanagement

Colin Hood, Colin Hood Systems Engineering

Welche Ihrer Werte stehen im Vordergrund?

Einführung eines ganzheitlichen Testmanagements

Betrachtungen und Erfahrungen aus der Sicht BEG Powertrain

Erol Simsek, iSYSTEM

Tool-Qualifizierung für Safety-Standards

Dann kaufen wir mal ein Tool-Qualification-Package ...

Alexander Huwaldt, Laser & Co. Solutions

User Storys und Use-Casebasierende Testfallgenerierung

Vom Anwendungsfall zum Testfall

Daniel Penning, Daniel Penning Software

Mehr Vertrauen in den Code mit automatisiertem Feedback

Effizienzsteigerung durch agiles Anforderungsmanagement

Requirements

TDD in der Embedded-Praxis

VORTRAGSREIHE

Test & Qualität I

| Donnerstag, 3. Dezember 2015

VORTRAGSREIHE

4. Tag

Prof. Dr.-Ing. Volkhard Klinger, FHDW

Nutzungsszenarien zur Erfassung und Auswertung von Biosignalen

Monitoring-Plattformen im IoT

Klaus-Dieter Walter, SSV Software Systems

Wie vorgehen bei einer IoT-Entwicklung?

Chris Hobbs, QNX Software Systems

Kann sie helfen, den “ConfirmationBias” zu vermeiden?

Bayessche Darstellung eines Sicherheitsnachweises

Florian Netter, Audi Electronics Venture

Der Erfolgsfaktor in der Softwareentwicklung, um diese meistern zu können

Herausforderung pilotiertes Fahren

Kristian Trenkel, iSyst Intelligente Systeme

Prof. Dr. Dr.-Ing. Matthias König, Fachhochschule Bielefeld

Projekt-Prototyping mit IoT-Entwicklerbaukasten

Tool-Qualifizierung für ISO 26262

Praxisbericht für ein Testautomatisierungswerkzeug

Dr. Jens Lisner, TÜV NORD IFM

Anforderungen an die Security im Kontext der ISO 26262

Herausforderung Security und Safety

Automotive I

VORTRAGSREIHE

10

Was IoT für die EmbeddedSoftwareentwicklung bedeutet Trends, Chancen und Risiken

Günter Obiltschnig, Applied Informatics Software Engineering

Alles neu oder doch nur Embedded Business as usual?

Was steckt hinter dem Internet der Dinge?

Internet of Things I

VORTRAGSREIHE

Embedded Software Engineering Kongress 2015 |

Frank Listing, MicroConsult

Aufwandsabschätzung von Projekten

Mist – Schon wieder zu spät!

Matthias Essig et al., WITTENSTEIN electronics

Wie Standardisierung und Individualisierung harmonisieren

Ein Branch für jeden Kunden?

Dr. Martin Becker, Fraunhofer IESE

Prinzipien und Muster für variantenreiche Systeme

Gut strukturiert ist halb gewonnen

Sebastian Rummler, Axivion

Embedded-Software ist eine Ingenieurdisziplin

Vorsprung durch Qualität

ENDE

Stephan Ahrends et al., National Instruments

Eine Fallstudie für große verteilte Embedded-Systeme

Entwurf und Wartung einer leistungsstarken EmbeddedSoftwarearchitektur

KURZE PAUSE

Dr. Tobias Maier, Method Park Consulting

Die richtigen Schritte von den Anforderungen zur Architektur

Puzzle des Produkterfolgs

KAFFEEPAUSE

Peter Schedl, IBM Deutschland

Effizient eine verifizierte Produktarchitektur entwickeln

Wie wird aus Anforderungen eine Software-Architektur?

KURZE PAUSE

Stephan Roth, oose Innovative Informatik

Abhängigkeitsmanagement als Schlüssel zu wartbarer Software

Christine Mitterbauer, MicroDoc Software

Energieriese verkauft Know-how statt Strom

Energiewende: Neue Geschäftsmodelle durch IoT

Günther Trautzl, Euros Embedded

Einstieg in den offenen Datenaustausch-Standard OPC UA (skalierbar für Embedded-Systeme)

Interoperabilität vom Sensor bis zur Cloud

Haydn Povey, Secure Thingz

Evolving Threats & Developing Countermeasures

Stefan Kriso et al., Robert Bosch

Wie Safety und Security zusammenhängen

Security im Kontext der Funktionssicherheit

Dr. Hans-Werner Wiesbrock, ITPower Solutions

Anforderungen auf Qualität prüfen und Metriken ableiten

Wer auf Sand baut, muss sich über Knirschen nicht wundern!

Thomas Jäger et al., Robert Bosch

Praxisbeispiel Fahrerassistenz mit AMALTHEA und chronSIM

Modellbasierte Architekturentwicklung und Simulation

Dr. Hieronymus Fischer, ESG

Prof. Dr.-Ing. Hans-Joachim Hof, Hochschule München

Securing the Internet of Things

Hochautomatisierte Fahrerassistenzsysteme absichern Szenarienbasiertes Testen als Kernelement

Automotive II

VORTRAGSREIHE

Security für das Internet der Dinge Ein Überblick für Praktiker

Internet of Things II

Architektur Der dynamikrobuste Softwareentwurf

VORTRAGSREIHE

VORTRAGSREIHE

Embedded Software Engineering Kongress 2015 |

11

ab 9:00 Uhr – Ausstellung: AFRA, ARCCORE, ARM, Axivion, bbv Software Services, Corscience, dSPACE, Eclipseina, ELEKTRONIKPRAXIS, emlix, emtrion, enders Ingenieure, EVOCEAN, Express Logic, Green Hills Software, Flexera Software, froglogic, Hitex, IAR Systems, IMACS, Infineon Technologies, iSyst Intelligente Systeme, iSYSTEM, Lauterbach, LieberLieber Software, linutronix, Logic Technology, MicroConsult, MicroSys, Model Engineering Solutions, National Instruments, Noser Engineering, oose Innovative Informatik, Parasoft, PLS Programmierbare Logik & Systeme, PROTOS, QA Systems, QNX Software Systems, Razorcat Development, Renesas Electronics, RST Industrie Automation, RTI Real-Time Innovations, Security & Quality Software, sepp.med, SMDS / Universität Augsburg, Software Quality Lab, Somnium Technologies, Tasking, Vector Software, Verifysoft Technology, Willert Software Tools, XiSys Software

Dr. Hartmut Pohlheim, Model Engineering Solutions

Mehr Effizienz, Traceability und Validität für den frühen funktionalen Test

Automatisierte Assessments und Traceability für den Modelltest

Frank Büchner, Hitex

Erhellendes und Erschreckendes zur Codeüberdeckungsmessung

Code Coverage für Fortgeschrittene

André Schmitz, Green Hills Software

Die Zukunft der Debug-Technologien

Software-Fehlersuche Reloaded

Dr. Stephan Grünfelder et al., Grünfelder

Automatische Testfallgenerierung versus Test Driven Development

Unit Tests: Test Fast statt Test First

Software Engineering Management

Test & Qualität II

Ausführliche Informationen zu Vorträgen, Kompaktseminaren und Referenten unter www.ese-kongress.de

18:15

17:35 – 18:15

17:25 – 17:35

16:45 – 17:25

16:15 – 16:45

15:35 – 16:15

15:25 – 15:35

14:45 – 15:25

VORTRAGSREIHE

VORTRAGSREIHE

15:30

13:30 – 15:30

12:30 – 13:30

11:00 – 12:30

10:30 – 11:00

09:00 – 10:30

Homogene Integration von Prozessen, Normen, Werkzeugen

Fortsetzung Kompaktseminar:

Homogene Integration von Prozessen, Normen, Werkzeugen

Ist Embedded C nicht auch C?

Fortsetzung Kompaktseminar:

Ist Embedded C nicht auch C?

Fortsetzung Kompaktseminar:

Renate Schultes, MicroConsult

Andreas Willert et al., Willert Software Tools

Fortsetzung Kompaktseminar:

Umsteigen von C nach Embedded C

Ist Embedded C nicht auch C?

Homogene Integration von Prozessen, Normen, Werkzeugen

Software Engineering Ressourcen richtig einsetzen

KOMPAKTSEMINAR

| Freitag, 4. Dezember 2015

KOMPAKTSEMINAR

5. Tag

Rainer Grimm, Spacelabs

Herausforderungen der Multithreading-Programmierung kennen und meistern

Multithreading in modernem C++

KOMPAKTSEMINAR

Multithreading in modernem C++

Fortsetzung Kompaktseminar:

Fortsetzung Kompaktseminar:

Embedded-Softwaretest

ENDE

Fortsetzung Kompaktseminar:

Multithreading in modernem C++

MITTAGSPAUSE

Embedded-Softwaretest

KAFFEEPAUSE

Fortsetzung Kompaktseminar:

Remo Markgraf, MicroConsult

Best Practices für den Unit-/ Modul-/Komponenten-Test

Embedded-Softwaretest

KOMPAKTSEMINAR

Software-Architekturen systematisch entwickeln

Fortsetzung Kompaktseminar:

Software-Architekturen systematisch entwickeln

Fortsetzung Kompaktseminar:

Thomas Batt, MicroConsult

Wie aus Anforderungen eine Architektur entsteht

Software-Architekturen systematisch entwickeln

KOMPAKTSEMINAR

12

Aufbau von Projektteams

Fortsetzung Kompaktseminar:

Aufbau von Projektteams

Fortsetzung Kompaktseminar:

Peter Siwon, MicroConsult

Methoden zur Unterstützung der Teamentwicklung

Aufbau von Projektteams

KOMPAKTSEMINAR

Embedded Software Engineering Kongress 2015 |

den vielen Menschen, die diesen Kongress möglich machen.

Danke...

Nur durch das Engagement der Sponsoren, der Aussteller, des Kongressbeirats, der Referenten, der Seminarleiter und vieler weiterer kreativer Köpfe und helfender Hände ist es möglich, diese Veranstaltung mit über 120 Beiträgen, Rahmenprogramm, Kongressband und vielen Details zu stemmen.

Das Organisationsteam von MicroConsult, Sabine Pagler und Peter Siwon, und ELEKTRONIKPRAXIS, Martina Hafner und Johann Wiesböck, bedankt sich ganz herzlich bei Ihnen und den ca. 200 Menschen, die diesen Kongress ermöglichen.

Danke an alle, die mitmachen

AFRA, ARCCORE, ARM, Axivion, bbv Software Services, Corscience, dSPACE, Eclipseina, ELEKTRONIKPRAXIS, emlix, emtrion, enders Ingenieure, EVOCEAN, Express Logic, Green Hills Software, Flexera Software, froglogic, Hitex, IAR Systems, IMACS, Infineon Technologies, iSyst Intelligente Systeme, iSYSTEM, Lauterbach, LieberLieber Software, linutronix, Logic Technology, MicroConsult, MicroSys, Model Engineering Solutions, National Instruments, Noser Engineering, oose Innovative Informatik, Parasoft, PLS Programmierbare Logik & Systeme, PROTOS, QA Systems, QNX Software Systems, Razorcat Development, Renesas Electronics, RST Industrie Automation, RTI Real-Time Innovations, Security & Quality Software, sepp.med, SMDS / Universität Augsburg, Software Quality Lab, Somnium Technologies, Tasking, Vector Software, Verifysoft Technology, Willert Software Tools, XiSys Software

Danke an die Aussteller & Sponsoren Was wäre ein Kongress ohne Fachausstellung? Wir freuen uns, dass es immer mehr Firmen wichtig ist, ihre Kunden und Interessenten in der persönlichen und entspannten Atmosphäre des ESE Kongress zu treffen.

Danke an die Goldsponsoren Axivion, Green Hills Software, iSYSTEM und Renesas Wir sind stolz darauf, dass sich diese Firmen schon seit 8 Jahren für unseren Kongress engagieren und dadurch dem Thema Embedded Software Engineering eine eigene Bühne geben, von der alle profitieren.

Danke an Sie Wir bedanken uns für Ihr Interesse an diesem Programm. Es ist Ihr Programm, denn es spiegelt die Herausforderungen wider, die wir in vielen Projekten, Gesprächen und Diskussionen mit Brancheninsidern erkannt haben.

Embedded Software Engineering Kongress 2015 |

13

Am Veranstaltungsort ... tragen jedes Jahr die freundlichen Mitarbeiter am Check-in, das hervorragende Team der Stadthalle Sindelfingen und des Parkrestaurants sowie die Künstler des Abendprogramms zum Erfolg der Veranstaltung bei.

Nicht zu vergessen ... die vielen Menschen, die ihren Sachverstand und Fleiß meist unbemerkt im Hintergrund beitragen. Ohne sie gäbe es weder Einladungen und Werbung noch Website, Registrierung und Unterlagen. Dies sind Sabina Ehnert für Design und Gestaltung, Florian Löffler von der Agentur Mexperts für Internetauftritt und -programmierung sowie Ingrid Cholewa und Daniela Bienert für die Teilnehmerregistrierung.

Danke an die Referenten und Seminarleiter Insgesamt präsentieren über 100 ausgewählte Referenten aus rund 70 Unternehmen und Hochschulen ihre Ideen, Lösungen, Ergebnisse und Erfahrungen. Jeder, der schon einmal einen Kongressbeitrag geleistet hat, weiß, wie schwer es in der Hektik des Tagesgeschäfts ist, Zeit dafür zu finden. Mehr als 220 Einreichungen machten es möglich, ein breites und vielfältiges Programm zusammenzustellen. Damit spiegelt es eine große Erfahrungs- und Meinungsvielfalt wider.

Danke an den Kongressbeirat und die Partner Die Auswahl der Beiträge und die Strukturierung eines Kongresses erfordern viel Sachverstand, intensive Diskussion und eine gesunde Meinungsvielfalt. Wir bedanken uns bei den insgesamt 35 Beiratsmitgliedern aus Industrie, Forschung und Lehre, die uns mit Ideen, Rat und Tat zur Seite stehen. Nähere Informationen zu den Beiratsmitgliedern finden Sie auf der Kongress-Webseite.

Wenden Sie sich bitte an Ingrid Cholewa oder Daniela Bienert, Telefon: +49 (0)89 450617-71 [email protected]

Noch Fragen?

Veranstalter

Weitere Informationen: www.elektronikpraxis.de.

ELEKTRONIKPRAXIS begleitet seit 50 Jahren die Industrie mit Fachinformationen aus allen Bereichen der Elektronikentwicklung. Das Thema Embedded Software Engineering hat in ihren Fachmagazinen, Newslettern und Websites seit Jahren einen Stammplatz und erfreut sich einer großen Lesergemeinde.

Weitere Informationen: www.microconsult.de

Als Embedded-Spezialisten bieten wir ein umfangreiches Trainings- und Beratungsangebot zu Technologien, Tools und Methoden für Entwickler sowie zu allen wichtigen Themen des erfolgreichen Projektmanagements: Embedded Software und Systems Engineering sowie Management für Embedded-Projekte, vom Single- oder Multicore-Controller über Echtzeitbetriebssysteme bis hin zur komplexen Applikation.

Veranstalter Experience Embedded Wenn es um Training, Beratung und Coaching für die Entwicklung von Embedded-Systemen geht, vertrauen Fachleute seit fast 40 Jahren auf MicroConsult. Weltweit profitieren Spezialisten aus über 1000 Unternehmen von dem profunden Wissen und der langjährigen Erfahrung von MicroConsult.

14

Hotels Informationen zum Hotelservice finden Sie auf www.ese-kongress.de (Menüpunkt Teilnehmer).

Congress Center Stadthalle Sindelfingen Schillerstr. 23 71065 Sindelfingen Telefon: +49 (0)7031 4911-0

Veranstaltungsort Fühlen Sie sich wohl in einem gehobenen, internationalen Ambiente mit tageslichtdurchfluteten Räumen und großzügigem, raumhoch verglasten Foyer. Das Kongresszentrum liegt in einem Park mitten in der City, die zum Bummeln einlädt, und im Herzen von Baden-Württemberg. Ausgestattet mit modernster Kommunikations-, Präsentations- und Bühnentechnik bietet das Kongresszentrum beste Voraussetzungen für eine gelungene Veranstaltung.

Embedded Software Engineering Kongress 2015 |

Sichern Sie sich den Frühbucherrabatt und buchen Sie bis zum 31. Oktober 2015!

Frühbucherrabatt

Anmeldeformular Das Anmeldeformular finden Sie auf der Rückseite oder als Download auf www.ese-kongress.de unter dem Menüpunkt „Teilnehmer”.

Um den Preis zu ermitteln, zählen Sie einfach alle Kongresstage des Teilnehmers oder der Gruppe zusammen und entnehmen den Preis der nebenstehenden Preistabelle.

Alle Preise verstehen sich zzgl. der gesetzlichen Umsatzsteuer und beinhalten Tagungsunterlagen, Mittagsbuffet, Getränke, Kaffeepausen und die Abendveranstaltung an den gebuchten Kongresstagen. Auf www.ese-kongress.de finden Sie die Teilnahmebedingungen unter dem Punkt „Teilnehmer”.

Ob Sie sich als Einzelperson anmelden oder eine Gruppenanmeldung vornehmen - der Preis richtet sich nach der Anzahl der insgesamt gebuchten Kongresstage.

Preise und Hinweise zur Anmeldung

Gruppenbuchung - so geht‘s Haben Sie den Preis ermittelt, füllen Sie bitte - für jeden Teilnehmer separat - ein Anmeldeformular aus. Falls Sie ein eigenes Bestellformular benutzen, legen Sie in jedem Fall die ausgefüllten ESE-Anmeldeformulare aller Teilnehmer bei. Geben Sie beim ersten Teilnehmer der Gruppe die Gesamtzahl der gebuchten Kongresstage und die Anzahl der Personen an. Geben Sie unbedingt eine Rechnungsanschrift an. Bitte beachten Sie: Je Gruppenbuchung kann nur eine Rechnung gestellt werden. Kreuzen Sie für jeden Teilnehmer separat an: gebuchte Kongresstage/Vortragsreihen bzw. Kompaktseminare und Abend-Veranstaltungen. Die Angaben zu Kongresstagen und Kompaktseminaren sind verbindlich. Alle anderen Angaben dienen unserer Planung; ein Wechsel zwischen den Vortragsreihen ist jederzeit möglich. Senden Sie Ihre Anmeldung an MicroConsult: per Fax an +49 (0)89 41171332 oder per Post an MicroConsult GmbH, Charles-de-Gaulle-Str. 6, 81737 München.

Einzelbuchung – so geht‘s Haben Sie den Preis ermittelt, füllen Sie bitte das Anmeldeformular aus. Geben Sie die Gesamtzahl der gebuchten Kongresstage an. Geben Sie die Rechnungsanschrift an, wenn diese von Ihrer Adresse abweicht. Falls Sie ein eigenes Bestellformular benutzen, legen Sie in jedem Fall Ihr ausgefülltes ESE-Anmeldeformular bei. Kreuzen Sie bitte an: gebuchte Kongresstage/Vortragsreihen bzw. Kompaktseminare und Abend-Veranstaltungen. Die Angaben zu Kongresstagen und Kompaktseminaren sind verbindlich. Alle anderen Angaben dienen unserer Planung, ein Wechsel zwischen den Vortragsreihen ist jederzeit möglich. Senden Sie Ihre Anmeldung an MicroConsult: per Fax an +49 (0)89 41171332 oder per Post an MicroConsult GmbH, Charles-de-Gaulle-Str. 6, 81737 München. 330,- € 330,- € 330,- € 310,- € 310,- € 310,- €

6 7 8 9 10 11 12

3720,- €

3410,- €

3100,- €

2970,- €

2640,- €

2310,- €

2040,- €

1700,- €

1360,- €

1050,- €

820,- €

490,- €

Preis gesamt

215,- €

270,- €

3360,- €

3080,- €

2800,- €

2655,- €

2360,- €

2065,- €

1830,- €

1525,- €

1220,- €

945,- €

740,- €

440,- €

FrühbucherSonderpreis *

Embedded Software Engineering Kongress 2015 |

15

Haben Sie Fragen zur Anmeldung? Wir helfen Ihnen gerne weiter. Bitte wenden Sie sich an Ingrid Cholewa oder Daniela Bienert unter Tel. +49 (0)89 450617-71 oder senden Sie eine Mail an [email protected]

Gruppenbuchung: Sie buchen für sich vier und für Ihren Kollegen drei Kongresstage, also insgesamt sieben Kongresstage. Laut Tabelle beträgt der Preis 2310,- € bzw. 2065,- € bei Frühbuchung.

Einzelbuchung: Sie buchen fünf Tage, dann ist der Gesamtpreis 1700,- €. Falls Sie vor dem 31. Oktober buchen, erhalten Sie den Frühbucherrabatt. Damit beträgt der Gesamtpreis 1525,- €.

Beispiele

* bei Buchung bis 31. Oktober 2015

240,- €

340,- €

5

Hochschule

340,- €

4

300,- €

340,- €

3

Mehr als 12 Tage

410,- € 350,- €

2

490,- €

Preis pro Tag

1

Anzahl Tage

Anmeldung Einzelbuchung

| Embedded Software Engineering Kongress | 30.11 bis 4.12.2015 | Congress Center Stadthalle Sindelfingen

Gruppenbuchung Blatt 1: Mit dieser Buchung werden insgesamt ........ Kongresstage für ........ Personen gebucht.

Gruppenbuchung Fortsetzung: Bitte füllen Sie pro Person eine Anmeldung aus.

Teilnehmer

Rechnungsanschrift (falls abweichend)

FIRMA

FIRMA

NAME, VORNAME

NAME, VORNAME

ABTEILUNG

ABTEILUNG

POSITION

BESTELLNR./TEILNEHMER-NR.

STRASSE

STRASSE

PLZ, ORT

PLZ, ORT

TELEFON / FAX

TELEFON / FAX

E-MAIL

E-MAIL

Die Angaben zu Kongresstagen und Kompaktseminaren sind verbindlich; alle anderen Angaben dienen unserer Planung.

1. Tag

Je Gruppenbuchung kann nur eine Rechnung gestellt werden.

| Montag, 30. November 2015 | Kompaktseminare

09:00 – 12:30

Die Fundamente des Software Engineerings

Grundlagen des zeitbasierten Software Engineerings

Implementierung von Zustandsautomaten in C++

Geht‘s auch einfacher? Typische Komplexitätsfallen

Diagnose von Embedded-Linux

13:30 – 17:00

Die Fundamente des Software Engineerings (Fortsetzung)

Heute ohne, morgen mit Betriebssystem - aber wie?

MulticoreController-Praxis

Software Analytics

Linux Application Security

2. Tag

| Dienstag, 1. Dezember 2015 | Vortragsreihen

08:50 – 13:15

Implementierung I

Echtzeit I

Modellierung I

Implementierung III

14:45 – 18:15

Implementierung II

Echtzeit II

Modellierung II

GUI

19:00

Entwicklerparty – Kühle Biere, gute Gespräche, entspannte Atmosphäre

3. Tag

Ein Wechsel zwischen den gewählten Vortragsreihen ist vor Ort jederzeit möglich.

| Mittwoch, 2. Dezember 2015 | Vortragsreihen

08:50 – 13:15

Management I

Sicherheit I

Multicore I

Open Source I

14:45 – 18:15

Management II

Sicherheit II

Multicore II

Open Source II

18:30

Abendbuffet und Abendveranstaltung

4. Tag

(Dienstag, Mittwoch, Donnerstag)

| Donnerstag, 3. Dezember 2015 | Vortragsreihen Test & Qualität I

Requirements

Agilität

Internet of Things I

Automotive I

14:45 – 18:15

Test & Qualität II

Software Engineering Management

Architektur

Internet of Things II

Automotive II

EmbeddedSoftwaretest

Multithreading in modernem C++

5. Tag 09:00 – 15:30

10844

08:50 – 13:15

| Freitag, 4. Dezember 2015 | Kompaktseminare Homogene Integration von Prozessen, Normen, Werkzeugen

Ist Embedded C nicht auch C?

SoftwareArchitekturen systematisch entwickeln

Ich bin einverstanden, zu den von mir ausgewählten Themenbereichen Informationen von den Ausstellern zu erhalten.

ORT, DATUM

NAME IN DRUCKBUCHSTABEN

Per Fax an: +49 (0)89 41171332

RECHTSVERBINDLICHE UNTERSCHRIFT

| Formular zum Download auf www.ese-kongress.de

Aufbau von Projektteams

SICHERHEIT // SOFTWARE & SERVICES

32-BIT-MIKROCONTROLLER

MIPS-Kern mit voller Hardware-Virtualisierung

Microchip setzt in seinem 32-bit Mikrocontroller PIC32MZ den Prozessor MIPS M5150 von Imagination ein. Die Warrior-M-CPU von Imagination, ein direkter Konkurrent zu ARMs Cortex-M-

Reihe, zeichnet sich als erster CPU dieser Klasse durch volle Hardware-Virtualisierung aus. Laut Imagination können mit einem MIPS-5150-Prozessor bis zu sieben Gast-Betriebssysteme auf einem einzelnen prozessorbasierendem System ohne zusätzliche Software-Modifikation parallel betrieben werden. So könnte etwa eine Linux-UI neben wichtiger Steuerungssoftware eingesetzt werden, ohne dass die Sicherheit oder Stabilität des jeweiligen Systems gefährdet wäre. Auch der parallele Einsatz

verschiedener Kernels oder Schedulers ist möglich. Der MIPS 5150 basiert auf Imaginations microAptiv-Prozessorkernen, mit drei Zusatz-Funktionen: Hardware-Virtualisierung, Fließpunkteinheit und Schutzfunktion gegen Tampering. Nach Angaben von MIPS Business Development Manager Ian Anderton erreicht die CPU eine Leistung von 1,57 Dmips/MHz und 3,44 CoreMark/MHz beim Verarbeiten von kompaktem Code. Imagination

SMART HOME

Thread-Lösung für Netzwerke im Internet of Things

Silicon Labs bietet eine ThreadNetzwerklösung zur Anbindung batteriebetriebener Smart Devices in Smart Homes. Silicon Labs’ Thread-Stack, EM35xx Wireless-SoC-Plattform sowie

Hardware- und Software-Tools sorgen hierin für den nahtlosen Übergang von ZigBee auf Thread OTA Upgrades (Over-the-Air). Mittels Silicon Labs’ Hardwareund Software-Roadmap ist so Multi-Protokoll-/ Multiband-2,4GHz- und Sub-GHz-Funkanbindung für das IoT möglich. Thread Software stellt ein selbstheilendes IPv6-basiertes Mesh-Netzwerk bereit, das bis auf 250+ Knoten skalierbar ist, ohne dass ein einziger Knoten dabei ausfällt. Das Protokoll bietet umfassenden Support für

„schlafende“ Endknoten, um jahrelangen Stromsparbetrieb mit einer einzigen Batterie. Nutzer können weitere Knoten per Smartphone oder Browser zum Netzwerk hinzufügen. Der Thread-Stack bietet hierbei hohe Sicherheit sowie AES-128-Verschlüsselung für die Sicherung des Netzwerkdatenverkehrs. Der Thread-Software-Stack steht Kunden mit registriertem EM35x-DEV Entwicklungskit kostenlos zur Verfügung. Silicon Labs

INTEGRIERBARER SICHERHEITSCHIP

Embedded Security Lösung zum IP-Schutz

Schutz von Know-how und geistigem Eigentum gewinnt mit zunehmender Vernetzung industrieller Systeme an Bedeutung. Infineon bietet hierfür mit der OPTIGA- Produktreihe eine brei-

te Palette an einfach integrierbaren Sicherheitschips und Sicherheitslösungen (Embedded Security): sie ermöglichen es einzelne Bauteile und Systemkomponenten sicher zu authentifizieren (OPTIGA Trust) sowie komplexe IT-Systeme und Daten effizient zu sichern (OPTIGA TPM). Die OPTIGA Trust E-Sicherheitslösung basiert auf einem Sicherheitscontroller mit Elliptischer-Kurven-Kryptographie. Außerdem bietet die einfach integrierbare und kosteneffiziente Komplettlösung u.a. Schlüssel-

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

sowie Zertifikatsmanagement und Software. Darüber hinaus wird vollständige Integrationsunterstützung angeboten. Dank des erweiterten Temperaturbereichs von -40 bis +85 °C und der Standard- I²C-Schnittstelle sowie kleinem USON-10-Gehäuse kann OPTIGA Trust E in verschiedenste Anwendungen bzw. Geräte integriert werden. Zudem bietet sie Authentisierung für Produkte, die den neuen USB Type-C Standard verwenden. Infineon

55

SICHERHEIT // HYPERNERNETZTE SYSTEME

Sicherheit und Effizienz in hypervernetzten Systementwicklungen Designs, die fürs Internet der Dinge bestimmt sind, müssen mit geringer Leistungsaufnahme auskommen und vor Cloning, Manipulationsversuchen oder Reverse Engineering geschützt sein. Hier helfen FPGAs.

Bilder: Microsemi

SHAKEEL PEERA*

Bild 1: Architektur eines Symmetrischen Transpose-FIRs mit 16 Taps.

mit kleineren Halbleitergeometrien haben aber lange Entwicklungszeiten, hohe ToolKosten und andere Kostenfaktoren ihren Einsatz unterbunden. Entwickler waren gezwungen, nach anderen Methodiken Ausschau zu halten, um ihre komplexen Herausforderungen bei der Entwicklung und Integration von Funktionen zu meistern. FPGAs bieten dagegen die schnellste Möglichkeit zur Integration eines bestimmten Designs in einen einzigen Baustein. Die Kosten für FPGAs sind normalerweise höher als für ASSPs oder herkömmliche ASICs. Allerdings bieten FPGAs enorme Vorteile hinsichtlich Aktualisierbarkeit im Feld und Flexibilität bei der Entwicklung. Zudem ermöglichen sie eine kürzere Time-to-Market. FPGAs versprechen in vielen neuen Designs auch eine wesentlich bessere TCO (Total Cost of Ownership) gegenüber ASICs.

Leistungsbewusstes Entwicklungskonzept

Bild 2: Architektur eines Symmetrischen Systolic-FIRs mit 16 Taps (Erwin-Tap).

U

nternehmen, die für das Internet of Things (IoT) entwickeln, setzen meist auf eine von drei grundlegendenMethodiken, um Funktionen in hochintegrierte Geräte einzubinden: ASSPs (Application Specific Standard Products), ASICs (Application Specific Integrated Circuits) oder FPGAs (Field Programmable Gate Arrays).

* Shakeel Peera ... ist Senior Director of Product Line Marketing der Microsemi Corp., SoC Group

56

Entwickler können nicht immer eine ASSPbasierte Lösung finden, die alle für ein neues Design erforderlichen Funktionen in einem Baustein enthält. Zusätzlich sind ASSPEntwickler meistens an Applikationen mit sehr hohen Stückzahlen interessiert, damit sich ihre extrem hohen Entwicklungskosten amortisieren. Damit bleiben viele Applikationen ohne eine Standard- oder sogenannte „Off-the-Shelf“-ASSP-Lösung. ASICs sind traditionsgemäß ausgezeichnete Lösungen für die Integration von Funktionen in nur einem Baustein. Beim Übergang der Elektronikbranche auf Bausteine

Während bisherige FPGA-Generationen im Kern heutiger IoT-Systeme die geringste statische Leistungsaufnahme in ihrer Klasse aufweisen, erreichen die neuesten Lösungen nicht nur die niedrigste statische Leistungsaufnahme, sondern auch die geringste Gesamtleistungsaufnahme. Erreicht wird dies mit einem leistungsbewussten Konzept, das Prozesstechnologie, Architektur, das Design der konfigurierbaren Logik und EmbeddedLeistungsmerkmale wie SerDes-, DDR2/3und DSP-Blöcke umfasst. Zusätzlich bieten diese Bausteine spezielle Betriebsarten, die die Leistungsaufnahme auf Werte unterhalb der statischen Leistungsaufnahme reduzieren. In den letzten 20 Jahren wurden in viele CPUs und MCUs unterschiedliche Energiesparmodi implementiert, um den durch höhere Frequenzen und höhere Integrationsdichten entstandenen Problemen hinsichtlich Leistungsaufnahme zu begegnen. Die fortschrittlichsten FPGAs weisen nun die richtige Architektur auf, um

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

SICHERHEIT // HYPERNERNETZTE SYSTEME

Alles zuerst online! Bild 3: Die beste Device Security wird erreicht, indem man ein aus Ebenen bestehendes Konzept mit sicherer Hardware, Design Security und Datensicherheit verwendet.

Überlegungen bezüglich Security Das IoT ist im Wesentlichen eine Sammlung elektronischer Netzwerke, die über Endto-End Security über mehrere Ebenen, angefangen auf Bausteinebene, verfügen müssen. FPGAs können aufgrund ihrer internen Leistungsmerkmale und differenzierten Fähigkeiten die Datensicherheit verbessern und so eine entscheidende Rolle spielen. Es ist unverzichtbar, dass alle FPGAs für das IoT und andere hypervernetzte Systemdesigns vor Cloning, Reverse Engineering und Manipulation (Tampering) geschützt sind, um den Zugang zu ihrer Embedded IP zu verhindern. Darüber hinaus müssen FPGAs in komplexen Applikationen zur Root-of-Trust werden. Falls FPGAs Embedded Device Security-Technologie enthalten, die intern arbeitet, vereinfachen sie auch die Handhabung und Implementierung von Datensicherheit auf der Basisebene. Ein mehrschichtiges Konzept

einschließlich sicherer Hardware, Design Security und Datensicherheit ist erforderlich. Ein Probleme der SRAM-basierten FPGAs ist die Notwendigkeit, den Baustein bei jedem Einschalten mit den in einem externen Memory abgelegten Daten zu konfigurieren. Die damit verbundene Verletzbarkeit setzt das Design möglichem Reverse Engineering aus. Die Speicherung der Konfigurationsdaten in nichtflüchtigem Speicher auf dem Chip macht es Angreifern unmöglich, an diese heranzukommen. So lassen sich Reverse Engineering und Tampering verhindern. Datensicherheit, einschließlich der Schutz der Applikationsdaten, die das FPGA verarbeitet, ist besonders wichtig. Beispiele für Funktionen, die die Datensicherheit in neuen Applikationen für unsere hypervernetzte Welt gewährleisten, sind: „ Hardware-Schutz bei DPA-Angriffen (Differential Power Analysis). Mit einfachen und differenziellen Leistungsanalysen (SPA/DPA) lassen sich geheime Schlüssel durch Messung der Leistungsaufnahme während kryptografischer Operationen wie Laden von Bitströmen gewinnen. „ Nutzung einer PUF (Physically Unclonable Function) zur Erzeugung eines privaten / öffentlichen Schlüsselpaares. Sie ist entscheidend zur Authentifizierung von Geräten im IoT. Zusätzliche kryptografische Funktionen wie Random-Number-Generatoren, symmetrische Verschlüsselungs/ Entschlüsselungsfunktionen und HashingFunktionen sind ebenfalls in Smart-Fusion2- und IGLOO2-Bausteinen enthalten. Das Fazit: Indem man die gesamte, statt nur die statische, Leistungsaufnahme reduziert und ein aus mehreren Ebenen bestehendes Konzept zur Einbindung von Security nutzt, hilft heutige FPGA-Technologie Entwicklern bei der Realisierung von Systemdesigns einer neuen Generation. // SG

  



   

  



   

 

 

 



 

  



 



 



      

       



  & ((   )& % ,& ( %$  + %      *  )(#  % &  )

 ,&(    % $ ) &  &





%!     

     

         

 %((   ) , %  ( ) &() () &+% &&(%  ( )&(  +!  % %  & " -)  & )   &   $          &    '   # #&   #  #  #  ## 

#  ##  &  (! ## # &&# # # #

# # #

&( *% &  )    (  ,& -) )&(  & #  # ) )&( &( &(   % &( (%# %*  ((  ( &( +%! ((-% (-%( 

!%   -)  

(  ) (% (   % %%( ) %  (  (  % )  ()    %   (  ,&(   %  %( &&     

"   "   )(-%

 

     #        

      

 !  %      (%     ! ( & (

  (+ (+ && (( % #    &&  " ) -) )  & %" (( & ) &  $"   )    &(  ) ,  &( "   (-+%   (% &  &+#  &&( % &&#

 # $

( (% (%! )  ! #%!)  )( (%! #% ( (  #  # !%



GRFXPHQW



LQG

G 

&  (% ( && )(!  & (&%) +% %(  )) ( )  ( *%  (

 # !(

    

       



G 

LQG



GRFXPHQW





Wussten Sie schon, dass alle Fachartikel der ELEKTRONIKPRAXIS Redaktion zuerst online erscheinen? Bleiben Sie auf dem Laufenden und verschaffen Sie sich einen Informationsvorsprung mit www.elektronikpraxis.de. Sie finden dort außerdem: Whitepaper Webcasts Business Clips Firmendatenbank Messeinterviews Bildergalerien u.v.m. Schauen Sie doch mal rein! ---> www.elektronikpraxis.de

Microsemi +49(0)8165 95840

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

      

   



57 www.vogel.de

07256

ähnliche moderne Low-Power-Fähigkeiten und zugleich Bausteine für höhere Frequenzen zu bieten. So haben Kunden Zugang zu Low-Power-Modi, implementiert in auf Nicht-flüchtigem Memory basierten FPGAs. Diese Leistungsmerkmale und Fähigkeiten sind bei schnellen DSP-intensiven Systemdesigns besonders wichtig. FIR-Filter (Finite Impulse Response) zählen zu den DSP-Blöcken, die in vielen Applikationen verwendet werden, um unerwünschtes Rauschen zu entfernen, Signalqualität zu verbessern oder das Signalspektrum zu formen. Mehrere Architekturen dieser FIR-Filter (Transpose, Systolic mit oder ohne Symmetrie) weisen verschiedene Charakteristika auf, wie etwa die gesamte anfängliche Latenz, die Zahl der DSP-Blöcke, den Durchsatz oder die Performance und die Anzahl an Pipeline-Registern. Bilder 1 und 2 zeigen die symmetrischen Versionen von Transpose- und Systolic-FIRs mit 16 Abgriffen (Taps) und illustrieren die Unterschiede zwischen diesen Architekturen.

www.elektronikpraxis.de

ENERGIEEFFIZIENZ // SCHNITTSTELLEN

USB muss sich den Energieeffizienz-Anforderungen stellen Verbraucher werden mobiler und das Internet der Dinge (IoT) braucht kleine, überall einsatzfähige Geräte, die äußerst stromsparend sein müssen. Neue, energieeffiziente Lösungen fordern also USB heraus. ALF PETTER SYVERTSEN *

Anpassung an die mobile und vernetzte Welt USB hat sich seit seiner Einführung erheblich weiter verbessert, um die früher unterschiedlichen Schnittstellen zur Anbindung von Peripherie (Tastatur, Maus, Drucker, externe Laufwerke) an den PC in einem Standard zu vereinen. Nach der 1996 erstmals auf dem Markt erschienenen ersten Generation von FullSpeed-USB (USB 1.0 und 1.1) mit einer maximalen Datenrate von 12 MBit/s erzieltedas im Jahr 2000 spezifizierte USB 2.0 bereits 480 MBit/s im High-Speed-Modus, was sich be-

* Alf Petter Syvertsen ... ist Produktmanager für 32-BitMikrocontroller bei Silicon Labs.

58

Bilder: Silicon Labs

D

er Universal Serial Bus, besser bekannt in der Kurzform USB, hat sich in zahlreichen Consumer- und Industrie-Anwendungen als Schnittstelle erster Wahl etabliert. Der Erfolg basiert vor allem auf der Anpassungsfähigkeit des Standards, im Laufe der Zeit höhere Datenraten und kleinere Formfaktoren zu unterstützen – und das bei sich ständig ändernden Anwendergewohnheiten. In der Vergangenheit war der Stromverbrauch generell noch kein Thema bei der Verbesserung von USB-Anwendungen. Dies ändert sich nun: Verbraucher werden immer mobiler und suchen nach neuen Geräten, die diesen Lebensstil unterstützen. Ebenso versprechen die Möglichkeiten des Internet der Dinge bzw. Internet of Things (IoT) kleine, überall einsatzfähige Geräte, die allerdings performant und gleichzeitig äußerst stromsparend sein müssen. Entwickler müssen also für ihre Anwendungen eine USB-Lösung finden, die diese neuen Herausforderungen erfüllt, ohne die bisherige Flexibilität des Standards zu opfern.

Happy Gecko Low Energy USB: USB hat sich in zahlreichen Anwendungen dank seiner Anpassungsfähigkeit und der Unterstützung hoher Datenraten wie kleiner Formfaktoren als Schnittstelle erster Wahl etabliert.

reits für den Anschluss etwa von Videogeräten oder externen Festplatten eignete. Verbraucher verlangten inzwischen aber noch schnellere Verbindungen, beispielsweise um ultrahochauflösende Videos und Bilder schneller übertragen zu können. Der 2014 verabschiedete Standard USB 3.1 bringt es daher bereits auf eine Datentransferrate von knapp 10 BGit/s. USB hat sich auch im Bereich der Mobilgeräte schnell etabliert. Neue kleine Mini-Bund Micro-B-Stecker wurden standardisiert und finden sich in zahlreichen tragbaren Geräten wie Smartphones, Tablets, MP3Playern und der neuen Generation von Wearables (z.B. Smartwatches). Mit einer Bauhöhe von nur 1,8 mm eignet sich etwa der Micro-B-Stecker speziell für Geräte mit sehr flachen Gehäusen.

Die Leiterplattenfläche, die von Bauteilen für die USB-Steuerung/Schaltkreise eingenommen wird, hat sich ebenfalls verringert. Hier wirken sich Design-Neuerungen wie ein quarzloser Betrieb aus. Mikrocontroller (MCUs) wie Silicon Labs' 32-Bit-EFM32- und 8-Bit-EFM8-Serien vereinfachen die USBImplementierung in Embedded-Systeme und enthalten bereits einen HF-Oszillator (bis 48 MHz), der einen externen Quarz und dessen zugehörige Bauelemente erübrigt. Da die Genauigkeit des internen Oszillators geringer ist als die eines Quarzes und meist außerhalb der USB-Spezifikation liegt, ist ein Taktrückgewinnungsschaltkreis erforderlich. Da der Host circa jede Millisekunde Start-of-Frame-Pakete aussendet, vergleicht die Taktrückgewinnung die aktuelle Ankunftszeit mit dem erwarteten Start-of-

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

ENERGIEEFFIZIENZ // SCHNITTSTELLEN

Stärkere Ausrichtung auf die Stromversorgung Ein weiterer Punkt für den Erfolg von USB ist die Stromversorgungsmöglichkeit angeschlossener Geräte mit 5 V und mindestens 100 mA bis zum erlaubten Maximalwert von 500 mA. Dies vereinfacht die Entwicklung von Peripheriegeräten, die so keine Energiequelle oder Leistungswandler mehr brauchen, was letztlich Gewicht, Größe und Kosten spart. Die USB-Stromversorgungsfunktion ergab sich durch die ursprüngliche Auslegung des Standards, Geräte an einen PC anzuschließen, der über das Stromnetz versorgt wird. Diese effektive Energiefülle hat die Weiterentwicklung von USB für stromsparende

PRAXIS WERT USB-Spannung und -Stromstärken Der USB-Standard definiert die bereitgestellte Spannung und Stromstärke (für USB bis einschließlich USB 3.0) folgendermaßen: 4,40 V bis 5,50 V an einem Low Powered Port (100 mA), 4,75 V bis 5,50 V an einem High Powered Port (500 mA), 4,45 V bis 5,50 V an einem USB 3.0Port (900 mA). Am Ausgang des USB-Hosts liegt die Spannung zwischen 4,75 V und 5,25 V. Bei USB 3.1 über eine USB Typ-CSteckverbindung lassen sich Geräte mit einer Leistungsaufnahme bis 100 W ohne zusätzliche Stromversorgung betreiben, z. B. Monitore, Tintenstrahldrucker und Aktivboxen. Verschiedene Profile definieren die möglichen Stromstärken (bis 5,0 A) und Spannungen. Zusätzlich zur bisher üblichen Spannung von 5 V sind 12 V und 20 V möglich.

09649

Frame-Timing auf Basis des internen Takts. Mit der gemessenen Differenz lässt sich der interne Takt anpassen, um so dem Host-Takt zu entsprechen. Dies ist für einen korrekten Full-Speed-USB-Betrieb ohne Quarz unerlässlich. Der quarzlose Betrieb spart nicht nur Platz auf der Leiterplatte, sondern verringert zusätzlich die Bauteilkosten und beseitigt einen erheblichen Anteil taktbezogener Störungen (Rauschen). Darüber hinaus sind Quarz-Bausteine äußerst empfindlich und bekannt dafür, dass ihre Anschlüsse bei Falltests häufig brechen. Dies sind bedeutende Fortschritte, die es USB ermöglicht haben, zur am weitesten verbreiteten M2M-Schnittstelle zu werden. USB ist nicht nur in Consumer-Anwendungen äußerst erfolgreich, sondern auch im Industriebereich.

Anwendungen behindert. Heute ist Energieeffizienz jedoch ein wichtiges Thema. Der Markt für tragbare Geräte wie Smartphones wächst immer weiter. Dazu zählen auch

2 2 . Ok tober 2 015, Vogel Convention Center VCC, Wür zburg

www.LED-Praxis.de Kosten- und energieeffizient, lange Lebensdauer, intelligent – die (O)LED vereint viele Vorteile. Wie man sie am besten einsetzt und vernetzt, kühlt und versorgt, lernen Sie auf dem LED- und OLED-Praxisforum von ELEKTRONIKPRAXIS.

VERANSTALTER:

Bild 1: Das Aktivierungssignal für den Low-Energy-Modus schaltet verbrauchsintensive Teile der USBSchnittstelle ab, wenn keinen Datenverkehr auf dem Bus vorhanden ist.

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

59 www.vogel.de

ENERGIEEFFIZIENZ // SCHNITTSTELLEN

Windmesser und persönliche Alkoholtestgeräte. Das IoT stellt neue Anforderungen an die Energieeffizienz und Datenanbindung – von persönlichen Fitness-Monitoren bis hin zu Home-Automation-Systemen und industriellen Steuerungen. Entwickler wollen keine wertvolle Batteriekapazität eines Tablets oder Laptops verschwenden, nur um mit Peripherie zu kommunizieren oder um einfache Zusatzanwendungen für Smartphones zu bedienen, die einen hohen Batterieverbrauch aufweisen. USB muss daher den Forderungen nach mehr Energieeffizienz entsprechen und das sowohl im Consumer- als auch im IndustrieBereich. Die einfache Anwendbarkeit, Plug&PlayFunktionalität und Robustheit von USB beim Aufrüsten von herkömmlichen seriellen Kommunikationsschnittstellen stellt für Embedded-Entwickler allerdings eine Herausforderung dar. Das Hinzufügen von USB als Kommunikationsschnittstelle kann den Stromverbrauch kleiner und tragbarer Geräte mindestens verdoppeln. Das verleitet Entwickler zum Einsatz größerer Batterien, was zusätzlich höhere Gerätekosten verursacht. Eine ebenso unattraktive Alternative ist das Weglassen differenzierender Leistungsmerkmale, um das Stromverbrauchsbudget zu verringern. Der Stromverbrauch von Standard-USB muss daher adressiert werden, damit Mobilgeräte von der Einfachheit und Plug&PlayFunktion profitieren können, ohne Kompromisse bei der Baugröße, beim Gewicht oder den Kosten eingehen zu müssen.

Der neue Low-Energy-Modus für USB Ein Verständnis für das Prinzip der USBKommunikation hilft dabei, den Stromverbrauch zu verringern. Der Host initiiert den Datentransfer und sendet jede Millisekunde Keep-Alive-Mitteilungen an das Gerät – selbst wenn kein Datenaustausch stattfindet. Der Host erwartet, dass das Gerät sofort auf jede Anfrage antwortet. In diesem Aktivmodus kann das Gerät bis zu 100 mA Strom benötigen. Stoppt der Host die Aussendung von Keep-Alive-Mitteilungen für 3 ms, sollte das Gerät in einen Suspend-Zustand (Unterbrechung) übergehen und den Stromverbrauch sofort auf unter 3 mA senken. Im Suspend-Zustand kann der Großteil des Geräts abgeschaltet werden. Dazu zählen auch die verbrauchsintensiven Teile der PHY. Eine moderne MCU sollte imstande sein, einen Suspend-Strom von weit weniger als 3 mA zu erzielen. Tatsächlich sollte ein Stromverbrauch von unter 3 µA in diesem Modus

60

Bild 2: Vergleich des Stromverbrauchs im Low-Energy-Modus mit einem herkömmlichen USB-Transceiver im Empfangsmodus, der 3- 5 mA Strom im Leerlauf verschwendet.

möglich sein, einschließlich dem Strombedarf für die PHY. Die Überprüfung der USB-Kommunikation einer gewöhnlichen Tastatur zeigt jedoch, dass das Gerät selbst im Aktivmodus die meiste Zeit im Wartezustand verbringt und darauf wartet, dass der Host Daten sendet. Um die sofortige Reaktion zu gewährleisten, die der Host fordert, bleibt die USB-Peripherie ständig mit 48 MHz in Betrieb. In diesem Beispiel befinden sich die Leitungen zu 97% der Zeit im Leerlauf – auch wenn das Gerät enummeriert und aktiv ist. Eine USB-Implementierung, die für einen Batteriebetrieb optimiert ist, muss diese Power-Management-Erwägungen berücksichtigen und genau bestimmen, wann der Takt wie lange erforderlich ist und welche anderen Teile des USB abgeschaltet werden können. Silicon Labs bietet hierzu zwei zum Patent angemeldete Designs, um eine energieeffiziente Kommunikation zu ermöglichen – selbst im Aktivmodus. Der Schaltkreis nutzt hierbei quarzlose USB-Oszillatoren und deaktiviert verbrauchsintensive Teile der USB-Anbindung zwischen Paketen. Bild 1 auf der vorhergehenden Seite beschreibt, wie der Low-Energy-Modus (LEM) zwischen dem Busverkehr aktiviert wird. Damit lassen sich verbrauchsintensive Teile der USB-Schnittstelle während langer Leerlaufperioden abschalten, was den Stromverbrauch des Gesamtsystems verringert. Bild 2 zeigt, wie LEM den Strombedarf für die USBTransceiver im Leerlauf senkt – ähnlich wie im Suspend-Modus. Ein herkömmlicher USBTransceiver würde weiterhin im Empfangsmodus verweilen und 3 bis 5 mA Strom verschwenden.

LEM wurde so integriert, dass keine Auswirkungen auf die Benutzerfreundlichkeit erkennbar sind und volle Transparenz für Entwickler besteht. USB erzielt somit nun eine hohe Energieeffizienz. Zusammen mit Neuerungen wie quarzloser Betrieb und Taktrückgewinnung kann intelligente, LEMfähige USB-Hardware nun eine moderne Schnittstelle für tragbare, batteriebetriebene Geräte bieten.

Intelligente Peripherien für energieffiziente Anwendungen Der Universal Serial Bus (USB) hat sein ursprüngliches Ziel erreicht, die Anbindung von PC-Peripherie zu vereinheitlichen. Der Erfolg ist nun noch größer, da er als Schnittstelle für zahlreiche Anwendungen im Consumer-, Mobil-, Industrie- und IoT-Bereich zum Einsatz kommt. Weitere Verbesserungen haben zu einem hohen Datendurchsatz geführt und kleine Stecker für tragbare Geräte ermöglicht, während innovatives Schaltkreisdesign die Stückkosten, Komplexität und den Platzbedarf auf der Leiterplatte verringert. Bezüglich des Stromverbrauchs ergeben sich nun weitere Verbesserungen. Sie sorgen dafür, dass USB nun auch kommende Generationen energieeffizienter Anwendungen unterstützt, die eine hohe Leistungsfähigkeit und längere Betriebszeiten auf Basis ihres batteriebegrenzten Energiebudgets erfordern. Intelligente Peripherie unterstützt dabei Low-Energy-Modi, die eine Lösung für diese Anforderung bieten. // SG Silicon Labs +49 (0)811 99 87 340

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

ENERGIEEFFIZIENZ // SCHNITTSTELLEN

Tages-Newsletter

Mini-ITX Motherboard mit Intels Celeron J1900 und VGA-Anschlüsse zur Verfügung. Diese bieten die Möglichkeit, zwei Displays gleichzeitig anzusteuern. Das MANO842 kann wahlweise über einen Standard-ATX-Stecker oder über den 12 V Eingang mit Spannung versorgt werden. Durch seine vielseitigen Anschlussmöglichkeiten kann das Motherboard auf vielseitige Weise eingesetzt werden, etwa in der Medizin-, Transportation- und Digitalisierungsbranche.

die Nachrichten der letzten 24 Stunden Jetzt

en

anmeld

www.elektronikpraxis.de/newsletter

AXIOMTEK

LIQUID CRYSTALS als Folien und Thermometer

SCHNITTSTELLEN

Module für SuperSpeed USB-zu-FIFO Bridge ICs Um den Einsatz seiner USBSchnittstellentechnik der nächsten Generation voranzutreiben, bietet FTDI Chip neue Evaluierungs- und Entwicklungsmodule an. Die FT600/1Q USB 3.0 SuperSpeed ICs des Unternehmens befinden sich bereits in der Serienfertigung, und ab sofort stehen dafür die UMFT60XX-Module bereit. Vier Modelle bieten unterschiedliche FIFO-BusSchnittstellen und Bitbreiten. Mit den Modulen besteht voller Zugriff auf die Betriebsparameter der FT600/1Q-Bausteine, um ei-

ne Evaluierung und den Anschluss an externe Hardware wie FPGA-Plattformen vornehmen zu können. Mit den Abmessungen 78,7 mm x 60 mm bieten das UMFT600A und UMFT601A jeweils eine HSMC-Schnittstelle (Highspeed Mezzanine Card) mit 16bzw. 32-Bit breiten FIFO-Bussen. Das UMFT600X und UMFT601X weisen die Abmessungen 70 mm x 60 mm auf und bieten FMCStecker (Field-Programmable Mezzanine Card), ebenfalls mit 16- bzw. 32-Bit breiten FIFO-Bussen. Die HSMC-Schnittstelle ist

www.celsi.com

kompatibel zu den meisten FPGA-Referenzdesign-Boards von Altera, während der FMCStecker die gleiche Funktion in Bezug auf Xilinx-Boards liefert. Die UMFT60xx-Module sind kompatibel zu den Datenübertragungsraten bei USB 3.0 SuperSpeed (5 GBit/s), USB 2.0 High Speed (480 MBit/s) und USB 2.0 Full Speed (12 MBit/s). Sie unterstützen zwei parallele Slave-FIFO-Bus-Protokolle mit einer Daten-Burst-Rate von 400 MByte/s.

Kostenlose Muster auf Anfrage an celsi[email protected]

SPIRIG

AXIOMTEK, Entwickler von Embedded-Systemen und IndustriePCs, hat sein Angebot um das neue Industrie-Mini-ITX Motherboard MANO842 erweitert. Das Board kann lüfterlos betrieben

werden und ist mit dem QuadCore Intel-Celeron-J1900-Prozessor (Intel Bay Trail D 2.0 GHz) und einem SO-DIMM Dual-Channel-DDR3L-1333-Sockel für einen bis zu 8 GB Arbeitsspeicher ausgestattet. Weiterhin verfügt es über viele Anschlussmöglichkeiten wie einen PCIe Slot, einen PCI Express Mini Card Slot, einen mSATA Sockel, fünf USB 2.0 Ports und einen USB 3.0 Port. Von den sechs vorhandenen COM Ports sind zwei einstellbar auf RS-232/422/485. Als Grafikausgänge stehen HDMI-, LVDS-

07283

LÜFTERLOS

Linux for Industry Schulung | Consulting

FTDI

Board Support Package (BSP)

EINSATZVIELFALT

Security

Typ-6-Modul steuert drei Ultra-HD-Displays

Portwells PCOM-B637VG COM Express Modul (125 mm x 95 mm) basiert auf Intels 6 Generation CPU (Skylake), Intels Q170-, H110- und C236-Express-Chipsatz und Intels Turbo-Boost-

Technologie für Core i5 und i7. Intels vPro-Technologie wird unterstützt vom Q170-Chipsatz. Das Express-Board PCOMB637VG ermöglicht die Auflösung Ultra HD 4K auf bis zu drei voneinander unabhängigen Bildschirmen. Es bietet DisplayPort, VGA und LVDS mit höherer 3D-Leistung im Vergleich zur Vorgängervariante. In Kombination mit einer Low-TDP-CPU (35 Watt), kann das PCOM-B637VG eine überdurchschnittliche Leistung in verschiedensten Umgebungen bieten. Dank Sicher-

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

Performance Analyse

heits- und Energiesparfunktionen eignet sich das Board etwa für Anwendungen in der Medizin, Militär und für das Internet der Dinge. An Speicher unterstützt das Board 32 GB ECC (nur mit C236-Chipsatz) und Non-ECC DDR4 bis zu 2133 MHz auf einem 288-Pin-SODIMM-Sockel. Desweiteren bietet es PCI Express x16 Gen. 3 (8,0 GT/s) für inelligente Videoverwaltung (Enhanced video), und acht PCI Express x1 Gen. 3 (8,0 GT/s).

Buildsystem Yocto oder ELBE Qt 5.x und optimierte Browser Moderne IDE mit Debug, Tracing und Performance Analyse

Tracing screenshot

LInuTronIx GMBH www.linutronix.de

Portwell

61

Telefon 07556 / 4521 890 [email protected]

TOOLS & CO. // PROGRAMMIERUNG

Einfache Konfiguration und Programmierung einer Smart-MCU Tests und Integration von Software-IPs aus Händen von Drittanbietern wird immer komplexer und zeitaufwändiger. Wie können Anforderungen an Mikrocontroller schon frühzeitig genauer spezifiziert werden? GREGOR KNAPPIK *

D

ie Anforderungen an zu entwickelnde Produkte werden, genau wie deren Komplexität, immer größer. Das führt letztendlich auch zu einem Anstieg der zu unterstützenden Software-IPs. Entwickler müssen immer häufiger auf fertige IPs zurückgreifen, die auf der Stacks- und Komponentenebene von Drittanbietern zur Verfügung gestellt werden. Neben der Testphase nimmt die Integration von Software im Em-

Checks“ durchgeführt werden: Ist der Cloud Service Agent mit der vorher ausgewählten MCU kompatibel, und wenn ja – wird auch die gewünschte Kommunikationstechnologie unterstützt? Reicht der Speicher aus oder muss eine leistungsstärkere MikrocontrollerFamilie in Betracht gezogen werden? Wie wirkt sich eine solche Entscheidung auf den Stromverbrauch aus? Wie können diese Parameter abgeschätzt werden? Mit dem kostenfreien Atmel Studio, Version 6.x hat Atmel die Welten der AVR- und ARM-Mikrocontroller vereint. Durch das Atmel Software Framework (ASF) und die Atmel Gallery wurde eine Plattform geschaffen,

Bilder: Atmel

* Gregor Knappik ... hat jahrelange Erfahrung in der Software-Entwicklung und -Integration sowohl auf Mikrocontrollern als auch auf Mikroprozessoren.

beddedbereich immer mehr Zeit in Anspruch und ist – manuell durchgeführt – extrem fehleranfällig. Es stehen viele Fragen im Raum: Wie können die Anforderungen an die Smart MCU schon frühzeitig genauer spezifiziert werden? Wie kann die Auswahl eingeschränkt und die Konfiguration der passenden MCU vorgenommen werden? Als Beispiel soll ein komplexer IoT-Edge Node mit Unterstützung diverser Stacks, RTOS, Cloud Services, Low-Power-Eigenschaften sowie verschiedenen Kommunikationstechnologien wie 6LowPAN, Wi-Fi und BLE entwickelt werden. Mit steigender Zahl an Komponenten müssen häufiger „Cross-

Bild 1: Früher waren primitive Services und HAL überschaubar, heute steigt die Komplexität durch die Verwendung neuer Stacks und die zu unterstützenden Hardwarekomponenten auf dem PCB

62

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

TOOLS & CO. // PROGRAMMIERUNG

Expertenwissen auf Abruf

Bild 2: Atmel Start konfiguriert Softwarekomponenten und erstellt ein lokales Projekt für beliebige IDE

Videos Bildergalerien forderungen zu helfen, unterstützt Atmel Entwickler mit einem dreiteiligen Tools-Paket, bestehend aus Atmel Start, Atmel Studio 7 und einem optimierten Atmel Software Framework-Konzept. Welche Neuerungen dabei im Detail eingeführt wurden, soll im Folgenden erläutert werden.

Video-Akademie

08702

die sich nicht nur mit der Peripherie der entsprechenden MCU-Familie auseinandersetzt, sondern auch eine Treiberstruktur schafft, welche Services wie FreeRTOS, Stacks wie USB Device oder eine Komponente um den Mikrocontroller herum unterstützt. Mit dem ASF Wizard ist es zudem möglich, verschiedene Komponenten mit wenigen Mausklicks in ein bestehendes Projekt zu integrieren. Die genaue Verwendung der Komponente wird dem Entwickler durch entsprechende QuickStart-Guides im ASF-Treiber dokumentiert. Früher ergab sich folgende Situation: Es gab verschiedene Softwarequellen wie die Atmel-Webseite, Foren, Blogs, Tutorials und Webseiten von Drittanbietern (z.B. FreeRTOS), auf denen Treiber, Stacks und Services zur Verfügung gestellt wurden. Der ASF Wizard hat die nun Software-Integration automatisiert, um die Entwicklung von Prototypen, die auf einem Atmel-Mikrocontroller basieren, zu beschleunigen. Der Entwickler kann die benötigten Komponenten aus einer Liste aller verfügbaren Teile auswählen; der ASF Wizard übernimmt deren Integration in ein neues Atmel Studio-Projekt. Doch eine Plattform zur Clock-Konfiguration oder FreeRTOS-Integration anzubieten reicht heutzutage nicht mehr. Um bei der Bewältigung der anfangs erwähnten Heraus-

Webinare

Ein Web-basiertes Tool für eine schnelle Projekterstellung Atmel Start hilft dem Entwickler bei der Auswahl einer Smart ARM MikrocontrollerFamilie sowie bei der Konfiguration der benötigten Clocks, Pins, Komponenten, Treiber und Beispielprojekte. Danach wird alles in ein Atmel Studio-, Keil uVision- oder IARProjekt exportiert und kann auf einer lokalen Festplatte weiter bearbeitet werden. Derzeit werden folgende Atmel SMART ARM-Plattformen unterstützt: SAMD21, SAMD10/11/20, SAML21/22, SAMC21, wobei die Auswahl konsequent erweitert wird. Das Atmel Start Web-Tool: „ listet die vorhandenen Software IPs entsprechend der Evalboard-/MCU-Auswahl auf und konfiguriert sie. Die Entwicklungen können dabei von Atmel oder auch von Drittanbietern stammen. „ unterstützt die grafische Pin/Mux- und Clock-Konfiguration der MCU

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

ELEKTRONIKPRAXIS holt Experten aus Hardwareentwicklung, Software Engineering, Bauteilebeschaffung und Management vor die Kamera! Profitieren Sie multimedial von deren Fachwissen. Schauen Sie rein!

---> www.elektronikpraxis.de/ mediathek

63 www.vogel.de

TOOLS & CO. // PROGRAMMIERUNG

„ verfügt über eine automatische CodeGenerierung (Driver init, Clock Setup, Port Setup, Interrupt Handler). „ erlaubt einen „on-the-fly“-Einblick in den Code während der Konfigurierung der Peripheren und der Softwarekomponenten. „ ermöglicht einen Software-Download (CMSIS-PACK) in eine wählbare IDE (derzeit Atmel Studio, Keil uVision und IAR). „ erlaubt das erneute Laden des erstellten Atmel Studio-Projektes in die Atmel StartUmgebung, um die Konfiguration zu ändern oder Softwarekomponenten hinzuzufügen, bzw. zu entfernen. Nun könnte der Eindruck entstehen, dass ein Web-basiertes Tool Atmel Start oder Atmel Studio andere IDEs ersetzt. Die Tools werden jedoch beide weiterhin explizit getrennt eingesetzt und sind damit weder ein Ersatz für eine IDE, noch für einen Debugger/ Programmator. Sie helfen dabei, das AtmelEcosystem zu erkunden und eine neue Familie von Mikrocontrollern kennenzulernen, noch bevor irgendeine Software auf einem privaten Rechner installiert werden muss. Ferner bietet Atmel Start auch Drittanbietern (sogar solchen, die Open Source nutzen), die Möglichkeit, eigene Softwarekomponenten für andere Nutzer mit Hilfe einer skalierbaren Entwicklungsumgebung im Atmel Start System zu hinterlegen.

ASF 4.0 – Neue Treiberstruktur mit einfachem IO-System Die nächste ASF-Generation in der Version 4.0 enthält das größte Upgrade seit der Einführung des Frameworks. Während das bisherige Modell als generische Plattform für 8-Bit AVR, 32-Bit AVR und Smart ARM diente, ist das neue ASF jeweils für die entsprechende MCU-Architektur optimiert. Die Performance gegenüber einem generischen Treibermodell wurde gesteigert. Allem voran wurde allerdings der Flash- und RAMVerbrauch gesenkt, da lediglich die ausgewählte MCU-Architektur unterstützt wird. Um auch Einsteigern die Arbeit mit der MCU zu vereinfachen, wurde ein einfaches IO-

Bild 3: Durch Auswahl des Timer Counter Registers und drücken der F1-Taste...

System eingeführt, das nicht POSIX-kompatibel ist.

Schlanker, schneller, über PlugIns nach Bedarf konfigurierbar Auch Atmel Studio 7.0 wurde komplett überarbeitet. Umfasste die Vorgängerversion noch die komplette Toolchain und die ASFVersionen für sämtliche Mikrocontroller von Atmel, erlaubt nun ein stark vereinfachter Web-Installer die gezielte Auswahl jener Toolchain- und ASF-Komponenten, die vom Entwickler auch tatsächlich gebraucht werden. Die Gruppierung erfolgt dabei nach 8-Bit AVR, 32-Bit AVR und ARM-Architektur. So wird nicht nur der Speicherbedarf der Festplatten, sondern auch die Größe des Downloads reduziert. Viel Aufmerksamkeit wurde der Visual Studio Engine geschenkt, die die Basis für die in Atmel Studio integrierte Entwicklungsplattform ist. Dank der Visual Studio Isolated Shell (Version 2013) wird nicht nur die Startzeit verkürzt, auch

die Benutzerumgebung reagiert schneller auf Eingaben und die IDE wirkt aufgeräumter und ist besser an persönliche Bedürfnisse anpassbar. Nutzer von Atmel Studio 7.0 haben außerdem Zugriff auf die aktuellste Version von Visual Assist der Firma Whole Tomato Software. Ein sehr hilfreiches Feature ist hierbei die kontext-sensitive Hilfe im Editor und in der IO-View. Wird der Cursor beispielsweise auf einer Timer Counter-Variable positioniert, dann kann der Nutzer durch das Drücken von F1 die Stelle im Datenblatt öffnen, an der sich die genaue Beschreibung der besagten Variable befindet. Arduino-Nutzer profitieren von der Importfunktion für Arduino-Projekte. Diese erstellt ein C++-Projekt mit korrekten Include-Pfaden zur Arduino-Source-Code-Bibliothek. Zudem wurde das Hilfssystem verbessert: Sämtliche Updates erfolgen über den Atmel-Server und das Hilfspaket kann – je nach Bedarf – offline zur Verfügung gestellt werden. Die Nutzer werden benachrichtigt, sobald neue Updates zur Verfügung stehen. So ist die Dokumentation unabhängig von der künftig installierten Atmel Studio-Version. Ein weiterer Vorteil ist die bessere Integration der Datenblätter in das Hilfssystem. Das kostenlose Atmel Studio war bisher ausschließlich auf Mikrocontroller beschränkt. Die neueste Version integriert nun erstmals die nötige Toolchain für Mikroprozessoren der SAMA5-Cortex-A5-Serie. Damit wird die „Bare-Metal“-Entwicklung eines Mikroprozessors ohne ein Betriebssystem wie Linux stark vereinfacht. Das Atmel Studio 7.0 / Atmel Start Paket stellt eine kostenlose Erkundungs- und Entwicklungsumgebung dar. Die integrierte Toolchain wird von Atmel selbst gepflegt und ist ohne Beschränkungen, weder in Bezug auf maximale Codegröße, Compiler-Optimierung oder zeitliche Nutzung. Durch die Unterstützung von Atmel-MCUs aller Leistungsklassen – vom kleinsten 8-Bit-AVR bis zum Cortex-A5-basierten SAMA5 – erhält der Nutzer zudem eine hochintegrierte Entwicklungsplattform. Atmel Start ist ein Werkzeug zur Softwarekonfiguration, das den Nutzer nicht auf eine einzige IDE beschränkt, sondern eine offene Schnittstelle für Drittanbieter besitzt. Diese erhalten so Unterstützung für komplexe IoT-Projekte mit Cloud-Unterstützung. Und Anwender bekommen eine Plattform, die es ihnen ermöglicht, den richtigen Mikrocontroller entsprechend der Verfügbarkeit von Softwarekomponenten auszuwählen. // SG Atmel

Bild 4: ...wird die entsprechende Stelle im Datenblatt geöffnet

64

+49 (0)89 31970

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

Impressum REDAKTION

Chefredakteur: Johann Wiesböck (jw), V.i.S.d.P. für die redaktionellen Inhalte, Ressorts: Zukunftstechnologien, Kongresse, Kooperationen, Tel. (09 31) 4 18-30 81 Chef vom Dienst: David Franz (df), Ressorts: Beruf, Karriere, Management, Tel. -30 97 Verantwortlich für dieses Sonderheft: Margit Kuther (mk), Sebastian Gerstl (sg) Redaktion München: Tel. (09 31) 4 18Sebastian Gerstl (sg), ASIC, Entwicklungs-Tools, Mikrocontroller, Prozessoren, Programmierbare Logik, SOC, Tel. -30 98; Franz Graser (fg), Prozessor- und Softwarearchitekturen, Embedded Plattformen, Tel. -30 96; Martina Hafner (mh), Produktmanagerin Online, Tel. -30 82; Hendrik Härter (heh), Messtechnik, Testen, EMV, Medizintechnik, Laborarbeitsplätze, Displays, Optoelektronik, Embedded Software Engineering, Tel. -30 92; Holger Heller (hh), ASIC, Entwicklungs-Tools, Embedded Computing, Mikrocontroller, Prozessoren, Programmierbare Logik, SOC, Tel. -30 83; Gerd Kucera (ku), Automatisierung, Bildverarbeitung, Industrial Wireless, EDA, Leistungselektronik, Tel. -30 84; Thomas Kuther (tk), Kfz-Elektronik, E-Mobility, Stromversorgungen, Quarze & Oszillatoren, Passive Bauelemente, Tel. -30 85; Kristin Rinortner (kr), Analogtechnik, Mixed-Signal-ICs, Elektromechanik, Relais, Tel. -30 86; Margit Kuther (mk), Bauteilebeschaffung, Distribution, E-Mobility, Tel. -30 99; Freie Mitarbeiter: Prof. Dr. Christian Siemers, FH Nordhausen und TU Clausthal; Peter Siwon, MicroConsult; Sanjay Sauldie, EIMIA; Hubertus Andreae, dreiplus Verantwortlich für die FED-News: Jörg Meyer, FED, Alte Jakobstr. 85/86, D-10179 Berlin, Tel. (0 30) 8 34 90 59, Fax (0 30) 8 34 18 31, www.fed.de Redaktionsassistenz: Eilyn Dommel, Tel. -30 87 Redaktionsanschrift: München: Grafinger Str. 26, 81671 München, Tel. (09 31) 4 18-30 87, Fax (09 31) 4 18-30 93 Würzburg: Max-Planck-Str. 7/9, 97082 Würzburg, Tel. (09 31) 4 18-24 77, Fax (09 31) 4 18-27 40 Layout: Agentur Print/Online ELEKTRONIKPRAXIS ist Organ des Fachverbandes Elektronik-Design e.V. (FED). FED-Mitglieder erhalten ELEKTRONIKPRAXIS im Rahmen ihrer Mitgliedschaft.

VERLAG

Vogel Business Media GmbH & Co. KG, Max-Planck-Straße 7/9, 97082 Würzburg, Postanschrift: Vogel Business Media GmbH & Co. KG, 97064 Würzburg Tel. (09 31) 4 18-0, Fax (09 31) 4 18-28 43 Beteiligungsverhältnisse: Vogel Business Media Verwaltungs GmbH, Kommanditistin: Vogel Medien GmbH & Co. KG, Max-Planck-Straße 7/9, 97082 Würzburg Geschäftsführung: Stefan Rühling (Vorsitz), Florian Fischer, Günter Schürger Publisher: Johann Wiesböck, Tel. (09 31) 4 18-30 81, Fax (09 31) 4 18-30 93 Verkaufsleitung: Franziska Harfy, Grafinger Str. 26, 81671 München, Tel. (09 31) 4 18-30 88, Fax (09 31) 4 18-30 93, [email protected] Stellv. Verkaufsleitung: Hans-Jürgen Schäffer, Tel. (09 31) 4 18-24 64, Fax (09 31) 4 18-28 43, [email protected] Key Account Manager: Claudia Fick, Tel. (09 31) 4 18-30 89 , Fax (09 31) 4 18-30 93, [email protected] Crossmedia-Beratung: Susanne Müller, Tel. (09 31) 4 18-23 97, Fax (09 31) 4 18-28 43 [email protected] Annika Schlosser, Tel. (09 31) 4 18-30 90, Fax (09 31) 4 18-30 93, [email protected] Marketingleitung: Elisabeth Ziener, Tel. (09 31) 4 18-26 33 Auftragsmanagement: Claudia Ackermann, Tel. (09 31) 4 18-20 58, Maria Dürr, Tel. -22 57; Anzeigenpreise: Zur Zeit gilt Anzeigenpreisliste Nr. 49 vom 01.01.2015. Vertrieb, Leser- und Abonnenten-Service: DataM-Services GmbH, Franz-Horn-Straße 2, 97082 Würzburg, Carsten Lurz, Tel. (09 31) 41 70-4 88, Fax -4 94, [email protected], www.datam-services.de. Erscheinungsweise: 24 Hefte im Jahr (plus Sonderhefte). Verbreitete Auflage: 38.312 Exemplare (II/2015). Angeschlossen der Informationsgemeinschaft zur Feststellung der Verbreitung von Werbeträgern – Sicherung der Auflagenwahrheit. Bezugspreis: Einzelheft 12,00 EUR. Abonnement Inland: jährlich 230,00 EUR inkl. MwSt. Abonnement Ausland: jährlich 261,20 EUR (Luftpostzuschlag extra). Alle Abonnementpreise verstehen sich einschließlich Versandkosten (EG-Staaten ggf. +7% USt.). Bezugsmöglichkeiten: Bestellungen nehmen der Verlag und alle Buchhandlungen im In- und Ausland entgegen. Sollte die Fachzeitschrift aus Gründen, die nicht vom Verlag zu vertreten sind, nicht geliefert werden können, besteht kein Anspruch auf Nachlieferung oder Erstattung vorausbezahlter Bezugsgelder. Abbestellungen von Voll-Abonnements sind jederzeit möglich. Bankverbindungen: HypoVereinsbank, Würzburg (BLZ 790 200 76) 326 212 032, S.W.I.F.T.-Code: HY VED EMM 455, IBAN: DE65 7902 0076 0326 2120 32 Herstellung: Andreas Hummel, Tel. (09 31) 4 18-28 52, Frank Schormüller (Leitung), Tel. (09 31) 4 18-21 84 Druck: Vogel Druck und Medienservice GmbH, 97204 Höchberg. Erfüllungsort und Gerichtsstand: Würzburg Manuskripte: Für unverlangt eingesandte Manuskripte wird keine Haftung übernommen. Sie werden nur zurückgesandt, wenn Rückporto beiliegt. Internet-Adresse: www.elektronikpraxis.de www.vogel.de Datenbank: Die Artikel dieses Heftes sind in elektronischer Form kostenpflichtig über die Wirtschaftsdatenbank GENIOS zu beziehen: www.genios.de

Inserenten congatec AG............................................................................. 33 DENX Computer Systems GmbH................................................ 55 Digi-Key Corp........................................................... 1.US, 2.US, 7 Dipl. Ing. Ernest Spirig ............................................................. 61 EKF-Elektronik GmbH ............................................................... 21 Endrich Bauelemente Vertriebs GmbH ...................................... 15 Express Logic, Inc .................................................................... 25 Glyn GmbH & Co. KG................................................................. 13 Green Hills Software Ltd....................................................... 4.US Lauterbach GmbH .................................................................... 23 Linutronix GmbH ...................................................................... 61 MicroConsult Microelectronics & Training GmbH ................. 39-54 MSC Technologies GmbH............................................................3 National Instruments Germany GmbH................................... 9, 27 PHYTEC Messtechnik GmbH......................................................29 pls Programmierbare Logik & Systeme GmbH ........................... 17 Renesas Electronics Europe GmbH.............................................. 5 Sintrones Technology Corp....................................................... 37

elektromobilität PRAXIS

EDA

Mit Themen aus Forschung | Entwicklung Konstruktion | Fertigung Markt | Politik Gesellschaft | Umwelt

VERLAGSBÜROS

Verlagsvertretungen INLAND: Auskunft über zuständige Verlagsvertretungen: Tamara Mahler, Tel. (09 31) 4 18-22 15, Fax (09 31) 4 18-28 57; [email protected] AUSLAND: Belgien, Luxemburg, Niederlande: SIPAS, Peter Sanders, Sydneystraat 105, NL-1448 NE Purmerend, Tel. (+31) 299 671 303, Fax (+31) 299 671 500, [email protected] Frankreich: DEF & COMMUNICATION, 48, boulevard Jean Jaurès, 92110 Clichy, Tel. (+33) 14730-7180, Fax -0189. Großbritannien: Vogel Europublishing UK Office, Mark Hauser, Tel. (+44) 800-3 10 17 02, Fax -3 10 17 03, [email protected], www.vogel-europublishing.com. USA/Canada: VOGEL Europublishing Inc., Mark Hauser, 1632 Via Romero, Alamo, CA 94507, Tel. (+1) 9 25-6 48 11 70, Fax -6 48 11 71.

---> www.elektromobilität-praxis.de

08691

Copyright: Vogel Business Media GmbH & Co. KG. Alle Rechte vorbehalten. Nachdruck, digitale Verwendung jeder Art, Vervielfältigung nur mit schriftlicher Genehmigung der Redaktion. Nachdruck und elektronische Nutzung: Wenn Sie Beiträge dieser Zeitschrift für eigene Veröffentlichung wie Sonderdrucke, Websites, sonstige elektronische Medien oder Kundenzeitschriften nutzen möchten, erhalten Sie Information sowie die erforderlichen Rechte über http://www.mycontentfactory.de, (09 31) 4 18-27 86.

www.vogel.de

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

65

TOOLS & CO. // LEITERPLATTENDESIGN

Mit Gratis-Tools PCBs, 3D-Objekte und Schalttafeln erstellen Bild: RS Components

Wie erleichtert man Ingenieuren die Arbeit, fragte sich RS Components. Entstanden sind die kostenfreien Tools Designspark PCB, Designspark Mechanical und, brandaktuell, Designspark Electrical.

Designspark PCB: Das RS-Tool unterstützt das Erstellen von Elektronikschaltungen und Leiterplattenlayouts.

P

rofessionelle CAD-Software ist teuer und erfordert wegen ihres großen Leistungsumfangs meist erhebliche Einarbeitungszeit. Nicht jedes Unternehmen will oder kann sich daher professionelle CADSoftware leisten. Um Entwicklern die Arbeit zu erleichtern, entwickelte RS Components mit Partnern drei kostenfreie Tools namens Designspark, benannt nach der gleichnamigen Online-Plattform des Distributors.

Elektronik-Designsoftware Designspark PCB Designspark PCB unterstützt das Erstellen von Elektronikschaltungen und Leiterplattenlayouts. Basis ist eine leistungsfähige EDA-Engine (Electronic Design Automation), die Schaltpläne,Leiterplattendesigns und Layouts erfasst. Eine Cross-Probe-Funktionalität (X-probe) beschleunigt den Entwicklungsprozess durch das unmittelbare Herstellen von Bezügen zwischen den Ansichten des Schaltplans und den Ansichten des Leiterplattendesigns. Neben einem Schaltplaneditor und 3D-Visualisierung bietet Designspark PCB Zugriff auf eine Online-Bibliothek mit über 80.000 PCB-Schaltplänen, eine Stückliste (Bill of Materials; BOM) und un-

66

eingeschränkte Gerber- und ODB++-Ausgänge zum Weiterleiten an einen Leiterplattenhersteller. Ist die Leiterplatte entwickelt, gilt es, 2D-Objekte in 3D umzusetzen. Etwa mit dem Tool Designspark Mechanical. Für den Datenexport steht das in der Industrie als Standard verwendete Datenaustauschformat IDF (Intermediate Data Format) bereit.

Das 3D-Tool Designspark Mechanical DesignSpark Mechanical ist ein 3D-Tool für die Teilemodellierung und Assemblierung und ermöglicht eine rasche Erstellung von professionellen Konstruktionszeichnungen für konzeptionelle Produktentwürfe. Alle grundlegenden Designs lassen sich schnell durch Ziehen, Bewegen, Füllen, Verbinden – und vertraute Windows-Shortcuts wie cut/paste oder undo/redo realisieren. Dank der Funktion ‘Direct Modelling’ können auch CAD-Einsteiger mit der intuitiven Gesten-basierenden Modellierung rasch 3DFestkörpermodelle erstellen. Anwender haben Zugriff auf über 38.000 3D-Modelle aus der Online-Komponentenbibliothek von DesignSpark und über den 3D-Content-Anbieter TraceParts stehen 100-Millionen wei-

tere Modelle im Format von DesignSpark Mechanical bereit. Mittels Designspark Mechanical lassen sich gedrehte, extrudierte und gekehrte Anordnungen erstellen, ohne jemals einen 2D-Querschnitt zu ziehen. Neue Konzepte können auch schnell skizziert und in umfassendere 3D-Konstruktionszeichnungen überführt werden. Die Dimensionen aller Kennwerte können problemlos am ausgewählten Element bearbeitet werden. Es müssen keine komplizierten Systeme von auf sich bezogenen Rahmendaten erstellt werden. Zudem können verschiedene Nutzer ihre eigenen Sets für Dimensionen, die für sie notwendig sind, einrichten und speichern. Das bei CAD-Programmen verbreitete STL-Ausgangsformat (Standard Triangulation Language) ermöglicht den direkten Export von Designs zu 3D-Druckern.

Designspark Electrical für Elektroinstallationsprojekte Das im September 2015 vorgestellte Designspark Electrical ist ein CAD-Paket für Entwickler von Automatik- und Elektroinstallationsprojekten, etwa für Steuer- und Schalttafeln sowie Maschinen und Systemdesign in der Elektrik. Schlüsselelemente sind eine Bibliothek mit über 250.000 Komponenten und Design-Tools für die Elektrik, eine Echtzeit-Referenzprüfung in Echtzeit, eine sofortige Gültigkeitsprüfung zur Erzeugung von genauen 2D-Layouts von Schalttafeln und eine automatische Nummerierung von Leitungen und Komponenten. Kreuzverweise in Echtzeit und Software-Checks helfen, Fehler zu erkennen. DesignSpark Electrical bietet die Möglichkeit, genaue, skalierte und dimensionierte 2D Panel-Layouts neben Schaltplänen und Reports zu erstellen. Schränke, Schienen und Schutzrohre sind in der Teilebibliothek vorhanden. Weitere Details zu den Programmen finden Sie auf ELEKTRONIKPRAXIS.de über die Sucheingabe: 43622091. // MK RS Components +49(0)6105 4010

ELEKTRONIKPRAXIS Embedded Systems Development Oktober 2015

Bild: VDI

Industrie 4.0 – DAS SEMINAR Konzepte und Entwicklung intelligenter, adaptiver Produktionssysteme – incl. Data-Mining-Techniken München: 2 2 . – 2 3 . 0 6 . 2 016, 0 4 . – 0 5 .10 . 2 016 und 0 8 . – 0 9 .12 . 2 016

Themen-Highlights: • Überblick und Stand der Technik zu Industrie 4.0 • Vergleich und Bewertung aktueller Technologien und Methoden • Entscheidungshilfe für Führungskräfte zu Strategie und Roadmap

gesa T 2 r 1- ode r! a Semin

Hands-On-Praxis im Forschungslabor der TU München: • Einblicke in die Programmierung von adaptiven, intelligenten Produktionsanlagen • Arbeiten mit verschiedenen Datenaustauschformaten und Programmieren einer Schnittstelle • Anwendung von Big-Data-Verfahren auf echte Prozessdaten

Prof. Dr.-Ing. Birgit Vogel-Heuser Ihre Referentin und Industrie-4.0-Expertin ist Inhaberin des Lehrstuhls für Automatisierung und Informationssysteme an der Exzellenzuniversität TU München

www.vogel.de

VERANSTALTER:

10737

www.industrie-40-seminar.de

ABSICHERUNG DES

AUTOMOBIL

KONSUMGÜTER

MILITÄR

INTERNET OF THINGS SAFE, RELIABLE, SECURE. Seit über 30 Jahren vertrauen weltweit ĨƺŚƌĞŶĚĞ &ŝƌŵĞŶ 'ƌĞĞŶ ,ŝůůƐ ^ŽŌǁĂƌĞ sicherer, zuverlässigen und performanten ^ŽŌǁĂƌĞ Ĩƺƌ ƐŝĐŚĞƌŚĞŝƚƐŬƌŝƟƐĐŚĞ ^LJƐƚĞŵĞ͘

INDUSTRIE

MEDIZIN

Für das vernetzte Auto, Konsumgüter und DĞĚŝnjŝŶƉƌŽĚƵŬƚĞ͕ /ŶĚƵƐƚƌŝĞĂƵƚŽŵĂƟƐŝĞƌƵŶŐ͕ EĞƚnjǁĞƌŬĞ͕ ^ĐŚĂůƚnjĞŶƚƌĂůĞŶ͕ ĞƚĐ͘ ďŝĞƚĞŶ ƵŶƐĞƌĞ ^ŽŌǁĂƌĞ ƵŶĚ ŝĞŶƐƚůĞŝƐƚƵŶŐĞŶ die sichere und zuverlässige Basis für das /ŶƚĞƌŶĞƚ ĚĞƌ ŝŶŐĞ͘

NETZE

KOMMUNIKATION

Halle 6, Stand 201

Um Systeme für das Internet der Dinge mit der höchsten Qualität und Zuverlässigkeit zu entwickeln, rufen Sie die folgende Nummer an +49 228 4330 777 oder besuchen Sie www.ghs.com/secureIoT Copyright © 2015 Green Hills Software. Green Hills Software and the Green Hills logo are registered trademarks of Green Hills Software. All other product names are trademarks of their respective holders.